一种减小晶圆标记区域电弧放电的结构及方法与流程

1.本发明属于半导体制造领域，涉及一种减小晶圆标记区域电弧放电的结构及方法。

背景技术：

2.在半导体集成电路制造工艺中，钝化层（passivation）作为集成电路器件和金属连线的保护结构，一方面提供一定的应力缓冲，使器件不被后续切割、清洗、封装等工艺破坏，另一方面保护产品免受潮气、沾污及保护内部结构不被腐蚀。3.钝化层使用的介电材料通常为氧化硅和氮化硅，其结构通常是先沉积一层或多层sio2，最后沉积一层致密的si3n4。后端钝化层蚀刻工艺主要用于对钝化层开口以形成焊盘（pad）,通常采用等离子体刻蚀钝化层，由于其特有的较高的射频功率（rf power），导致其成为发生晶圆电弧放电频率最高的工艺制程，这也是目前集成电路钝化层蚀刻（passivation etch, pas-et）工艺面临的主要常见问题之一，电弧放电区域通常为晶圆标记（wafer mark）、切割道（scribe line）、封闭环（seal ring）等区域。4.晶圆标记区域发生电弧放电的机理：加工完成的晶圆在出厂之前，通常根据需要进行激光标记（laser mark），而为了避免下层图案（pattern）影响晶圆激光标记，晶圆标记区域顶层金属上的光刻胶不被曝光，以保留较大面积区域的金属用于晶圆激光标记而不被蚀刻。但是，由于在顶层金属上进行沉积氧化层时，通常用到高密度等离子体（hdp）以保证顶层金属打开的部分被填充充分，这就使得晶圆标记区域的大面积金属作为“天线”而收集大量电荷。并且，晶圆标记通常位于晶圆的边缘区域，越靠近边缘区域钝化层和光刻胶易覆盖不完全，存在缺失（weak point），后端进行高射频功率（high rf power）钝化层蚀刻工艺时，高浓度等离子体中的电荷会通过weak piont区域使晶圆标记处的顶层金属局部集中累积大量电荷，当电荷累积程度超过其承受范围，即发生晶圆放电（wafer arcing），晶圆放电一旦发生，导致晶圆低良率、腔体污染等，造成损失。通常采用降低钝化层刻蚀参数如rf power改善晶圆放电问题，但是降低刻蚀工艺参数极大降低生产效率，提高成本。5.因此，如何提供一种减小晶圆标记区域电弧放电的结构及方法，以降低晶圆标记区域发生电弧放电的风险、提高良率、提高效率、降低成本，成为本领域技术人员亟待解决的技术问题。

技术实现要素：

6.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种减小晶圆标记区域电弧放电的结构及方法，用于解决现有技术中晶圆标记区域在钝化层刻蚀步骤中易发生电弧放电，晶圆报废率高、生产成本高等问题。7.为实现上述目的及其他相关目的，本发明提供一种减小晶圆标记区域电弧放电的方法，包括以下步骤：提供衬底，于所述衬底上形成下层金属互连层，所述下层金属互连层包括金属连接层及覆盖所述金属连接层的介质层，所述金属连接层与所述衬底电连接；于所述介质层中形成第一接触通孔与第二接触通孔，所述第一接触通孔与所述第二接触通孔均显露所述金属连接层的上表面；于所述第一接触通孔及所述第二接触通孔中填充金属，以形成与所述金属连接层电连接的第一导电插塞与第二导电插塞；于所述介质层上形成顶层金属层并图形化以得到电极引出层及晶圆标记层，所述电极引出层通过所述第一导电插塞与所述下层金属互连层电连接，所述晶圆标记层通过所述第二导电插塞与所述下层金属互连层电连接。8.可选地，还包括以下步骤：于图形化后的所述顶层金属层上形成钝化层，所述钝化层覆盖所述顶层金属层并填充入所述顶层金属层的间隙处；于所述电极引出层上方的所述钝化层中形成第一开口，所述第一开口显露所述电极引出层的上表面；于所述晶圆标记层上方的所述钝化层中形成第二开口，所述第二开口显露所述晶圆标记层的上表面。9.可选地，形成所述钝化层的方法包括高密度等离子体化学气相沉积法，形成所述第一开口的方法包括等离子体刻蚀法，形成所述第二开口的方法包括激光刻蚀法。10.可选地，所述金属连接层包括在垂直方向上间隔设置的多层导电层，相邻两层所述导电层之间通过导电栓塞电连接。11.可选地，所述金属连接层和所述顶层金属层的材质包括铝，所述导电插塞的材质包括钨。12.本发明还提供一种减小晶圆标记区域电弧放电的结构，包括：衬底；下层金属互连层，位于所述衬底上方，所述下层金属互连层包括金属连接层及覆盖所述金属连接层的介质层，所述金属连接层与所述衬底电连接；第一导电插塞，位于所述介质层中，所述第一导电插塞与所述金属连接层电连接；第二导电插塞，位于所述介质层中，所述第二导电插塞与所述金属连接层电连接，其中，所述第二导电插塞与所述第一导电插塞间隔预设距离；顶层金属层，位于所述介质层上方，所述顶层金属层包括电极引出层与晶圆标记层，所述电极引出层通过所述第一导电插塞与所述下层金属互连层电连接，所述晶圆标记层通过所述第二导电插塞与所述下层金属互连层电连接。13.可选地，还包括：钝化层，位于所述顶层金属层上方覆盖所述顶层金属层，并填充入所述顶层金属层之间的间隙处；第一开口，位于所述电极引出层上方的所述钝化层中，所述第一开口显露所述电极引出层；第二开口，位于所述晶圆标记层上方的所述钝化层中，所述第二开口显露所述晶圆标记层。14.可选地，所述金属连接层包括在垂直方向上间隔设置的多层导电层，相邻两层所述导电层通过导电栓塞电连接。15.如上所述，本发明的减小晶圆标记区域电弧放电的结构及方法中，晶圆标记层下方设有第二导电插塞，通过第二导电插塞将晶圆标记层与下层金属互连层和衬底互连，实现电荷在金属连接层及衬底上均匀分布，避免晶圆标记层收集的电荷局部累积发生电弧放电，降低发生电弧放电的几率，提高良率，降低成本；并且，无需降低钝化层刻蚀参数，极大提高产能。附图说明16.图1显示为晶圆标记区域顶层金属发生电弧放电的示意图。17.图2显示为本发明的减小晶圆标记区域电弧放电的方法的工艺流程图。18.图3显示为本发明的减小晶圆标记区域电弧放电的方法中提供衬底，于衬底上形成下层金属互连层的示意图。19.图4显示为本发明的减小晶圆标记区域电弧放电的方法中于介质层中形成第一接触通孔和第二接触通孔的示意图。20.图5显示为本发明的减小晶圆标记区域电弧放电的方法中于第一接触通孔中形成第一导电插塞、于第二接触通孔中形成第二导电插塞的示意图。21.图6显示为本发明的减小晶圆标记区域电弧放电的方法中于介质层上形成顶层金属层的示意图。22.图7显示为本发明的减小晶圆标记区域电弧放电的方法中图形化顶层金属层的示意图。23.图8显示为本发明的减小晶圆标记区域电弧放电的方法中于顶层金属层上形成钝化层的示意图。24.图9显示为本发明的减小晶圆标记区域电弧放电的方法中于钝化层中形成第一开口和第二开口的示意图。25.图10显示为本发明的减小晶圆标记区域电弧放电的方法中降低标记区域电弧放电的示意图。26.元件标号说明：1-衬底；2-下层金属互连层，20-金属连接层，21-介质层；30-第一接触通孔，31-第二接触通孔；40-第一导电插塞，41-第二导电插塞；5-顶层金属层，50-电极引出层，51-晶圆标记层；6-钝化层；70-第一开口，71-第二开口；8-光刻胶层；s1~s4：步骤。具体实施方式27.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。28.请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。29.如图1所示，显示为晶圆标记区域顶层金属发生电弧放电的示意图，顶层金属层5包括电极引出层和晶圆标记层，为了保证顶层金属层5的开口被充分填充，常用高密度等离子体（hdp）沉积法形成钝化层6，使得晶圆标记区域的大面积金属作为“天线”而收集大量电荷。晶圆标记通常位于晶圆的边缘区域，越靠近边缘区域钝化层6和光刻胶8易覆盖不完全，箭头表示等离子体刻蚀，采用高射频功率刻蚀钝化层时，高浓度等离子体中的电荷使晶圆标记处的顶层金属局部集中累积大量电荷，当电荷累积程度超过其承受范围，即发生晶圆放电。降低钝化层刻蚀工艺能够在一定程度上减小在标记区域发生电弧放电的几率，但是降低工艺参数使得生产效率提高，增加成本。因此，本发明的目的在于提供一种减小晶圆标记区域电弧放电的结构及方法，能够在不降低钝化层刻蚀参数的基础上减小晶圆标记区域发生电弧放电的几率，提高良率，提高效率，降低成本。30.本实施例提供一种减小晶圆标记区域电弧放电的方法，请参阅图2，显示为该方法的工艺流程图，包括以下步骤：s1：提供衬底，于所述衬底上形成下层金属互连层，所述下层金属互连层包括金属连接层及覆盖所述金属连接层的介质层，所述金属连接层与所述衬底电连接；s2：于所述介质层中形成第一接触通孔与第二接触通孔，所述第一接触通孔与所述第二接触通孔均显露所述金属连接层的上表面；s3：于所述第一接触通孔及所述第二接触通孔中填充金属，以形成与所述金属连接层电连接的第一导电插塞与第二导电插塞；s4：于所述介质层上形成顶层金属层并图形化以得到电极引出层及晶圆标记层，所述电极引出层通过所述第一导电插塞与所述下层金属互连层电连接，所述晶圆标记层通过所述第二导电插塞与所述下层金属互连层电连接。31.首先，请参阅图3，执行步骤s1：提供衬底1，于所述衬底1上形成下层金属互连层2，所述下层金属互连层2包括金属连接层20及覆盖所述金属连接层20的介质层21，所述金属连接层20与所述衬底1电连接。32.作为示例，所述衬底1不做具体限制，可以是硅衬底、锗衬底、锗化硅衬底或其它任意合适的衬底。33.作为示例，所述金属连接层20通过导电栓塞与所述衬底1电连接，具体地，形成所述金属连接层20之前，先于所述衬底1的上表面形成底层介质层，再图案化所述底层介质层以得到显露所述衬底1的通孔，然后形成填充所述通孔并与所述衬底1电连接的所述导电栓塞，然后于所述底层介质层上形成电连接所述导电栓塞的所述金属连接层20，并形成覆盖所述金属连接层20的顶层介质层；在所述金属连接层20为多层时，多次形成所述底层介电层、所述通孔、所述导电栓塞及所述金属连接层20。34.作为示例，所述金属连接层20可以是任意合适的金属层，本实施例中，所述金属连接层20为铝（al）导电层。35.作为示例，所述导电栓塞可以是任意合适的导电金属，本实施例中，所述导电栓塞采用钨（w）。36.作为示例，所述介质层21可以是任意合适的绝缘介质层，本实施例中，所述介质层21采用氧化硅。37.接着，请参阅图4，执行步骤s2：于所述介质层21中形成第一接触通孔30与第二接触通孔31，所述第一接触通孔30与所述第二接触通孔31均显露所述金属连接层20的上表面。38.作为示例，当所述金属连接层20为多层时，所述第一接触通孔30和所述第二接触通孔31显露最上层的所述金属连接层20的上表面，形成所述第一接触通孔30和所述第二接触通孔31的方法包括干法刻蚀、湿法刻蚀、激光打孔或其它合适的方法；其中，所述第一接触通孔30位于电极引出区域，所述第二接触通孔31位于晶圆标记区域。39.接着，请参阅图5，执行步骤s3：于所述第一接触通孔30及所述第二接触通孔31中填充金属，以形成与所述金属连接层20电连接的第一导电插塞40与第二导电插塞41。40.作为示例，形成所述第一导电插塞40和所述第二导电插塞41的方法包括电镀、化学镀、蒸镀、磁控溅射、化学气相沉积、物理气相沉积、原子层沉积或其它合适的方法；所述第一导电插塞40和所述第二导电插塞41可以是任意合适的导电材料，本实施例中，所述第一导电插塞40和所述第二导电插塞41采用钨。41.接着，请参阅图6和图7，执行步骤s4：于所述介质层21上形成顶层金属层5并图形化以得到电极引出层50及晶圆标记层51，所述电极引出层50通过所述第一导电插塞40与所述下层金属互连层2电连接，所述晶圆标记层51通过所述第二导电插塞41与所述下层金属互连层2电连接。42.作为示例，采用电镀、化学镀、蒸镀、磁控溅射、化学气相沉积、物理气相沉积、原子层沉积或其它合适的方法形成所述顶层金属层5，并根据电极位置与晶圆标记位置图形化所述顶层金属层5。43.作为示例，还包括以下步骤：（一）如图8所示，于图形化后的所述顶层金属层5上形成钝化层6，所述钝化层6覆盖所述顶层金属层5并填充入所述顶层金属层5之间的间隙处。44.作为示例，为了保证所述顶层金属层5打开的部分被填充充分，采用高密度等离子体（hdp）气相沉积法形成所述钝化层6，所述钝化层6的材质包括氧化硅。相比于现有技术中在形成所述钝化层6的过程中晶圆标记层51作为“天线”收集大量电荷累积在标记区域，本技术中晶圆标记层51下方设有所述第二接触通孔31，所述第二接触通孔31中设有所述第二导电插塞41，通过所述第二导电插塞41将晶圆标记层51与下层金属互连层2和衬底1互连，实现电荷在金属连接层20及衬底1上均匀分布，避免晶圆标记层51收集的电荷局部累积过度集中。45.（二）如图9所示，于所述电极引出层50上方的所述钝化层6中形成第一开口70，所述第一开口70显露所述电极引出层50的上表面。46.作为示例，于所述钝化层6上形成光刻胶层并图形化，基于图形化的光刻胶层刻蚀所述钝化层6以形成所述第一开口70（焊盘开口）。47.作为示例，由于晶圆标记层51下方设有第二导电插塞41能够将电荷导入下层金属互连层2和衬底1，避免晶圆标记层51收集的电荷局部累积过度集中，减小晶圆标记发生电弧放电的风险，减小晶圆报废率，降低生产成本；并且能够减小宕机频率、减少腔体污染、增加机台的有效利用率。并且，在等离子体刻蚀法刻蚀所述钝化层6以形成所述第一开口70的过程中能够采用较高的射频功率，在保证晶圆标记区域电弧放电频率可接受的范围内，增大射频功率，极大提高每小时产量（wafer per hour，wph），提高产能。48.（三）于所述晶圆标记层51上方的所述钝化层6中形成第二开口71，所述第二开口71显露所述晶圆标记层51的上表面。49.作为示例，采用激光刻蚀法刻蚀所述钝化层6以形成所述第二开口71，用作晶圆标记。50.作为示例，如图10所示，显示为减小晶圆标记区域电弧放电的方法中降低标记区域电弧放电的示意图，由于晶圆标记层下方设有第二导电插塞，通过第二导电插塞将晶圆标记层与下层金属互连层和衬底互连，实现电荷在金属连接层及衬底上均匀分布，避免晶圆标记层收集的电荷局部累积发生电弧放电。51.至此，制得一种减小晶圆标记区域电弧放电的结构，如图9所示，包括衬底1、下层金属互连层2、第一导电插塞40、第二导电插塞41和顶层金属层5，所述下层金属互连层2位于所述衬底1上方，所述下层金属互连层2包括金属连接层20和覆盖所述金属连接层20的介质层21，所述金属连接层20与所述衬底1电连接；所述第一导电插塞40位于所述介质层21中，所述第一导电插塞40与所述金属连接层20电连接；所述第二导电插塞41位于所述介质层21中，所述第二导电插塞41与所述金属连接层20电连接，所述第二导电插塞41与所述第一导电插塞40间隔预设距离；所述顶层金属层5位于所述介质层21上方，所述顶层金属层5包括电极引出层50与晶圆标记层51，所述电极引出层50通过所述第一导电插塞40与所述下层金属互连层2电连接，所述晶圆标记层51通过所述第二导电插塞41与所述下层金属互连层2电连接。52.作为示例，所述衬底1不做具体限制，可以是硅衬底、锗衬底、锗化硅衬底或其它任意合适的衬底。53.作为示例，所述金属连接层20通过导电栓塞与所述衬底1电连接，所述金属连接层20包括在垂直方向上间隔设置的多层导电层，相邻两层所述导电层通过导电栓塞电连接。54.作为示例，由于晶圆标记层51下方设有所述第二导电插塞41，通过所述第二导电插塞41将晶圆标记层51与下层金属互连层2和衬底1互连，实现电荷在金属连接层20及衬底1上均匀分布，避免晶圆标记层51收集的电荷局部累积过度集中发生电弧放电。55.综上所述，本发明的减小晶圆标记区域电弧放电的结构及方法中，晶圆标记层下方设有导电插塞，通过导电插塞将晶圆标记层与下层金属互连层和衬底互连，实现电荷在金属连接层及衬底上均匀分布，避免晶圆标记层收集的电荷局部累积发生电弧放电，降低发生电弧放电的几率，提高良率，降低成本；并且，无需降低钝化层刻蚀参数，极大提高产能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。56.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。