为什么原来说7nm是半导体工艺的极限,但现在又被突破了? | 您所在的位置:网站首页 › 追捕播放 › 为什么原来说7nm是半导体工艺的极限,但现在又被突破了? |
为什么原来说 7nm 是半导体工艺的极限,但现在又被突破 了?
先前,媒体曾报导, 7nm 制程工艺最逼近硅基半导体工艺的物理 极限。后来,媒体又报导, 7nm 工艺并非半导体工艺的极限,后面还 依次有 5nm 工艺、 3nm 工艺,且 5nm 工艺、 3nm 工艺并没有突破硅 材料半导体工艺的极限。极限本来是一个数学术语,广义的极限指的 是“无限靠近且永远不能到达”的意思。于是,既然 7nm 工艺后还依 次有 5nm 工艺、 3nm 工艺,那么,“为什么原来说 7nm 工艺是半导 体工艺的极限,但现在又被突破了”,更准确的说法该是,“为什么 原来说 7nm 工艺是半导体工艺的极限,但现在却又出现了 5nm 工艺, 3nm 工艺呢”。
芯片上集成了太多太多的晶体管,晶体管的栅极控制着电流能不 能从源极流向漏极,晶体管的源极和漏极之间基于硅元素连接。随着 晶体管的尺寸逐步缩小,源极和漏极之间的沟道也会随之缩短,当沟 道缩短到一定程度时,量子隧穿效应就会变得更加容易。晶体管便失 去了开关的作用,逻辑电路也就不复存在了。 2016 年的时候,有媒体 在网络上发布一篇文章称,“厂商在采用现有硅材料芯片的情况下, 晶体管的栅长一旦低于 7nm 、晶体管中的电子就很容易产生量子隧穿 效应,这会给芯片制造商带来巨大的挑战”。所以, 7nm 工艺很可能, 而非一定是硅芯片工艺的物理极限。
(注释: Source 为源极, Drain 为漏极, Gate 为栅极。)
据业内人士分析,“台积电的 3nm 制程,很可能才是在摩尔定律 下最后的工艺节点,并且台积电的 3nm 工艺会是关键的转折点,以衔 接 1nm 工艺及 1nm 之下的次纳米新材料工艺”。前不久,台积电的 创始人兼董事长张忠谋也表示,摩尔定律在半导体行业中起码还可存 续 10 年,这其中就包括 5nm 工艺、 3nm 工艺,而台积电会不会研发, 以及能否研发出 2nm 工艺,则需要再等几年才能确定。
最后要说的是,即便硅基芯片终有一天非常非常地接近物理极限, 人们还可以寻找到其他如采用新材料等技术路径来驱动计算性能持续 |
CopyRight 2018-2019 实验室设备网 版权所有 |