简记

目录

一、BISS协议概述

二、关键技术特征

2.1、二线串行同步数据总线

2.2、通信效率高

2.3、线路时分复用

2.4、多种安全机制确保数据可靠

2.5、数据同步

2.6、组网能力

2.7、即插即用

三、BISS协议的组网方式

3.1、point-to-point方式

3.2、Multi-slave Networking方式

四、BISS的帧结构和数据通信

4.1、IDLE，空闲状态

4.2、Start Frame，开始帧通信

4.3、Tranmission，发送

4.4、Timeout，超时

五、硬件接口电路

BISS（Bidirectional Synchronous Serial Interface）双向同步串行接口

BiSS由德国IC-HAUS公司开发，现已成为传感器通信协议的国际化标准。BiSS通信协议目前的版本是BISS-C。

BiSS通信协议是一种全双工同步串行总线通信协议，专门为满足实时、双向、高速的传感器通信而设计，在硬件上兼容工业标准SSI(同步串行接口协议)总线协议。

其典型应用是在运动控制领域实现伺服驱动器与编码器通信。

采用RS422接口，波特率达到10Mbit/s；采用LVDS接口， 波特率>10Mbit/s，这反映了BiSS有高的响应速度，通信速率高。

每10uS传输超过64个比特，有效负载率大于80%。这反映出BiSS能承载高分辨率编码器数据。

包括每个通信周期传输一帧的数据通信信道和传输一个帧位的寄存器通信信道。其中，寄存器通信和数据通信完全独立，互不干涉。对于不需要寄存器通信的应用场合，可以使用 BISS -C Unidirectional 版本。这个版本的协议没有寄存器通信。这反映了采用 BISS 的控制系统有更好的稳定性和便利性。

BISS 的延迟补偿技术能补偿传输线带来的信号延迟，采用两组 CRC 生成多项式分别对传感器数据与寄存器数据进行校验。BISS协议帧还包括一位报警位和一位错误位，CRC 生成多项式可自定义。6 位 CRC 能满足大多数应用，对于高安全场合（例如需要满足欧洲安全标准的场合），BISS可以使用 16 位 CRC。这反映了 BISS 传输更可靠，采用 BISS 的控制系统更可靠。

BISS 利用时钟信号同步传感器数据，传感器在第一个时钟脉冲到来时进行数据更新，每一帧到达后续电子设备的数据其传输延迟都是相同的，方便后续电子设备进行时延补偿，特别适合电机控制等对时间位置关系要求苛刻的应用场合。这反映 BISS 对于编码器精度的影响很小，有助于提高控制系统的高速特性。

通过 BISS 可以构成单总线传感器环网，一个通信周期采集全部传感数据，并且信号采集是同步的。这反映 BISS 的扩展性和前瞻性。

BISS 支持从寄存器读出编码器参数，来配置数据通信。凡是支持 BISS 标准 EDS 和 Profile 的编码器和控制系统都可以直接通信，无需修改任何程序。这反映了 BISS 高度的开放性和兼容性。

    下图是BiSS的基本组网方式，叫point-to-point方式。处理器（图中为 DSP）向传感器提供差分形式的时钟信号，传感器同步地通过差分信号向处理器发出传感数据。无论编码器的分辨率是多少，时钟线和数据线只有4根，RS422接口与供电电源隔离。在BiSS协议中处理器设备被称为Master，传感器被称为Slave。 在point-to-point方式下，Master可以接收Slave的数据，同时与Slave进行双向数据通信。

下图是BiSS的多从机组网方式，叫Multi-slave Networking。Master在一个周期可以完成与多个Slave之间的通信。所有的设备按照菊花链首尾连接，每个Slave有两个端口，分别用于接收前端信号和向后端发送信号。这是一种类似流水线的工作方式，每个Slave收上一个Slave的数据放在自己的发送队列队尾，同时将自身的数据优先发出。整个通信由 Master发出的时钟信号进行同步。Master通过MO信号将Actuator数据串行地移入到每个 Slave，同时通过SL信号依次接收每个Slave的数据。

下图描绘了point-to-point组网时的BiSS通信帧。MA是由DSP发出的时钟信号，用于驱动通信，SL是传感器发出来的数据信号。完成1个BiSS通信帧表示Master收到1帧数据。

BiSS通信过程可以描述为如下几个状态的切换：IDLE（空闲），Start Frame（帧

开始），Tranmission（发送），Timeout（超时）。

BiSS通信空闲，MA、SL保持常高。

MA 发送时钟信号，在 MA 第一个上升沿，Slave锁存传感器状态。在 MA 第二个上升沿，编码器将 SL 信号拉低，用于应答 Master 的通信请求。 理想状态下，SL 拉低与 MA 第二上升沿的时延很小，在实际系统中，由于长线延迟、信号整形、滤波以及信号传递通过多级门电路等因素的综合作用，SL 相对 MA 信号存在一定的相移，造成 SL 拉低滞后 MA 第二上升沿一段时间，这个时间被称为 line-delay 线路延迟，如果 SL 信号采样电路不能修正这个延迟，那么总线的通信距离和通信速率都要降低，以保证 SL 信号被可靠地采样。BiSS规定每个通信帧发起时都要检测一次 line-delay，并加以修正。从而确保 BiSS 通信波特率可以达到 10Mbit/s。在 line-delay 期间，MA 持续输出脉冲。

当 SL 信号从常高拉低后维持一段时间。这段时间叫ACK，表示 Slave 响应了 MA 信号，正在进行数据准备。通常 ACK 维持 0.1us 到 8us之间，这与 Slave 数据是否准备就绪有关，对于特定的 Slave，其 ACK 的长度是基本上是固定的。ACK 期间MA持续输出脉冲。当SL发送1 个BIT的START位（常‘1’），表示 Slave 数据准备就绪。开始数据发送。SL 会顺次发 1 个 BIT 的 CDS 信号，1 个单周期字段（SCD）；BiSS 规定单周期字段长度要大于 4 个 BIT，小于 64 个 BIT。对于特定应用，字段长度由 Slave 厂商规定。这个期间，MA 持续输出脉冲。

当 SCD 发出完成后，SL 维持 0.5~40us 的低电平，这个时间段被称为 Timeout，对于特定的应用，Timeout 由 Slave 厂商规定。MA 在 Timeout期间发送 CDM 信号，该信号一直维持到 SL 被拉高，SL 被拉高后，本次通信完全结束。

如下图所示：R3应为NC。常用芯片：LTC2863等，硬件设计要点参考《RS-485/RS-422电路实施指南》ADI应用笔记：AN-960。