14nm+14nm ≥ 7nm？从专利解读华为叠层芯片技术到底是什么样子？

大家好，这里是【射频学堂】。

最近一则有关华为芯片的消息火遍全网——“华为两个14nm芯片叠加成7nm级别的芯片”。先不说这道命题的真假，现在的自媒体还真能把事情带偏。具体消息截图如下：

这个问题在知乎和头条上引起了热烈的讨论，在几个"凡是"的指导思想下，头条上一律是赞美，而知乎上和往常一样的泼冷水。小木匠本着不信谣不传谣的宗旨，技术至上的理念，认真查了查这个专利。

这件专利名称是：一种芯片的同步方法及相关装置，公开专利号为：CN112817368A。专利信息如下：

至少从名称上来看，没看出来和14nm+14nm>=7nm这个结论。作为一个伪专利解读人，我们一起来看一下这份专利，通过这个专利到底能不能实现14nm+14nm>=7nm的功能？我们进一步看看专利内容。

专利图示如下：

从专利图示和专利简介来看，这主要是关于两个芯片的同步方法：第一芯片持续向第二芯片发送同步信号；第一芯片在同步信号中加入上升沿或下降沿，并在等待第一偏移时间后，进入预设工作模式；第二芯片持续接收同步信号，当接收到的同步信号出现上升沿或下降沿后，第二芯片在等待第二偏移时间后，进入预设工作模式。目的是通过同步来使得几个芯片进入同一工作模式，而降低芯片设计和布局的复杂度。

专利文件已经上传到射频学堂的网盘里，需要的同学，可以自行下载。

链接：https://pan.baidu.com/s/1L1mhZQ1bjgemozbuHB6rnw

提取码：RFCL

说实话，我没看出来这个专利就能实现两个14nm叠加能实现大于等于7nm芯片的效果。

可能很多同学会有这个疑问，14nm，7nm到底代表什么？为什么这个数值越小越好。小木匠查了一些资料，在这简单给大家介绍一下：14nm和7nm是指芯片的制程，这些纳米值实际上并不代表晶体管的尺寸，而是代表用于制造它们的制造技术。制程越小，会带来下面两个主要好处：

1）性能：随着晶体管尺寸的减小，我们可以在相同的单位面积中安装更多数量的晶体管。因此，我们可以从相同大小的处理器获得更高的处理能力。

2) 电源效率：较小的晶体管需要较少的功率来运行。这降低了芯片的整体功耗。更少的功率也会导致产生更少的热量，从而使我们能够进一步提高时钟速度。

但是，制程越小，就意味着生产制造难度越高。目前传言，国内能量产14nm的芯片，而台积电很早就宣布能制造5nm芯片，今年会量产3nm，新的 3nm 生产节点的功耗降低了 25-30%。也就是说，目前大陆水平比台积电还落后好几代。

从华为海思最近公布的芯片专利来看，涉及到芯片制造工艺的专利越来越多，比如下图关于晶圆测试和晶圆清洗的两个专利。从专利申请日算起的话，现在已经有一年多时间了，相信我们能看到的已经不是华为掌握的最新技术。期待能有进一步的突破。

对于技术，永远没有大跃进，也没有任何捷径可选，我们只有踏踏实实，一步一个脚印，一点点积累，总能实现。

加油，射频人！我们可以做到的！