摩尔定律的继续将对物理学和经济产生巨大压力

英国物理世界（physicsworld）杂志为纪念最近去世的戈登·摩尔（1929-2023），在其网站上发布了这篇文章。

詹姆斯·麦肯齐，2023年6月20日

英特尔的联合创始人戈登·摩尔今年早些时候去世，他因预测半导体芯片上晶体管密度的持续增长而闻名。詹姆斯·麦肯齐注意到在近六十年后，“摩尔定律”仍然强劲，但警告说进一步的推进将变得越来越困难和昂贵。

当台积电（TSMC）去年宣布计划建造一个新工厂来生产集成电路时，吸引我眼球的不仅仅是令人瞠目结舌的330亿美元的价格。我还注意到这个位于新竹市，预计于2025年开工的工厂将制造世界上首款“2纳米”芯片。TSMC的芯片将比以往任何微芯片更小、更快，并且效率提高了30%，这些芯片将供应给苹果等公司，为从智能手机到笔记本电脑等一切设备提供算力。

但我们能够制造如此微小而强大的芯片并不应该让我们感到惊讶。毕竟，工程师戈登·摩尔于1965年就提出了这一著名预测，我们能够在一个集成电路上容纳的晶体管数量将每年翻倍。摩尔在《电子学》杂志（38 114）上写道，到1975年，应该能够在一个面积为一平方英寸（6.25平方厘米）的硅片上容纳25万个组件。

具有远见的思想家戈登·摩尔于2023年3月去世，他于1968年共同创办了英特尔公司，并担任过首席执行官和董事长。（图片：英特尔公司）

摩尔后来称他的预测只是一种“大胆推断”，但事实证明它是正确的。尽管在1975年，他修正了预测，预言芯片密度每两年翻倍，而不是每年。此后被称为“摩尔定律”的观点被证明是惊人准确的，因为将越来越多的晶体管集成到微小空间中，支撑了消费电子行业几乎不间断的增长。事实上，它从来都不是一个确立的科学“定律”，而更像是对过去发展的描述，以及半导体行业对自身强加的一种路线图，推动未来的发展。

## 展望未来

基本物理学表明，随着晶体管变得越来越小，它们可以运行得更快且需要更少的功率。而简单的经济学规律决定了，随着在芯片上集成更多晶体管，每个晶体管的制造成本会变得更便宜。摩尔在他1965年的文章中指出：“每个组件的成本几乎与组件的数量成反比。”当时他是美国仙童半导体公司的研究主管，摩尔只是将这两个概念结合在一起。

摩尔证明了自己是一位有远见的人，准确地预见了半导体技术增长的惊人速度。

在这样做的过程中，摩尔证明了自己是一位有远见的人，准确地预见了半导体技术增长的惊人速度。虽然多年来我们缩小晶体管的具体细节已经发生了变化，但摩尔对集成电路崛起的许多预测都已成为现实。在他最初的文章中，他预见了数字手表、家用电脑、智能手机（或他所称的“个人便携通信设备”），能够通过电话线发送多条消息，以及汽车的自动控制系统。

在《IEEE Spectrum》杂志对他1965年文章发表50周年的采访中，摩尔说他对自己的定律能够持续这么长时间感到惊讶。他说：“我从来没有预料到有人能够记得它这么久。”对他来说，这一持续性是对半导体行业工程师创造力的致敬，他们一次又一次地找到了缩小器件的新方法。他说：“我只能看到接下来几代（芯片），之后看起来就像是撞到了某种壁垒。但这些壁垒一直在不断后退。”

何处是摩尔定律的尽头？自从英特尔于1971年推出第一颗4004芯片以来，被塞进集成电路中的晶体管数量以惊人的速度增长。摩尔定律，这个术语于1975年提出，指出数量应该每两年翻一番。然而，继续保持这一趋势变得越来越困难，也变得更加昂贵。（图表是Hannah Ritchie和Max Roser根据维基百科数据绘制并进行了修订）

然而，在同一次采访中，摩尔承认存在两个基本的物理障碍，最终将阻止进一步的微型化。正如他回忆起宇宙学家史蒂芬·霍金在访问硅谷时指出的那样，没有任何东西可以比光的速度更快，而材料最终是由有限大小的原子组成的。换句话说，芯片存在速度和尺寸的限制。摩尔警告道：“这些是基本限制，我不知道我们能够如何克服它们。在接下来的几代芯片中，我们将直面这些问题。”

摩尔定律的终结是否已经近在眼前？

## 更小、更快、更好

任何计算机的核心是中央处理单元（CPU），它由连接在一起的晶体管组成，形成一个执行基本算术运算的单个集成电路。世界上第一款单芯片微处理器是英特尔于1971年推出的四位CPU。被称为Intel 4004的芯片拥有2300个晶体管，每个晶体管大小约为10微米，售价为60美元。但正如摩尔所预测的，集成电路上的晶体管数量将迅速增加。

到了20世纪80年代初，晶体管的尺寸缩小到1微米，公司开始将多达100,000个晶体管集成到一块芯片上。到了20世纪90年代，每个芯片上的晶体管数量达到了百万级，到了21世纪初达到了1亿级，十年后达到了1亿级。最新的CPU使用所谓的“5纳米工艺”拥有超过100亿个晶体管，到2019年，英特尔设法在每平方毫米上集成了超过1亿个晶体管。（如今，工艺名称实际上是一个市场术语：例如，台积电（TSMC）芯片的2纳米并不指代设备上的任何具体物理特征。）

现代集成电路的制造是通过采用硅或其他半导体基底，然后逐层使用各种“光刻”技术逐渐构建电路。有各种各样的方法，但总体上都涉及使用光或化学反应。令人惊奇的不仅是芯片制造取得的令人难以置信的进展，还有今天半导体制造工厂所需的极高洁净度水平。

回到1971年，英特尔4004芯片是使用“10微米工艺”制造的，这意味着芯片上的所有晶体管之间的间距都不超过10微米。为了实现如此小的尺寸，英特尔开创性地采用了“光学掩模版”（optical mask）——基本上是一个大型透明玻璃板，其中的一部分覆盖有挡光铬的图案。蓝光透过掩模版，掩模版被放在晶圆表面上。

英特尔的巧妙之处在于在晶圆上涂覆一层光敏有机光阻层，如果光照射到它上面，它会发生反应，而未曝光的区域保持不变。使用溶剂溶解曝光到光的部分，然后将光学掩模版上的原始图案转移到硅上，尽管现在尺寸小得多（见下图）。采用多个光学掩模版可分步骤形成集成电路所需的器件。

光的重要性：光刻技术一直是我们能够制造越来越微小的晶体管的核心。它涉及将硅衬底覆盖一层被称为光刻胶的材料，当光照射到光刻胶上时，它会产生反应。当光透过覆盖有特定图案的掩模时，光刻胶中被光照射到的部分将发生反应，而处于黑暗中的部分则保持不变。在施加显影剂后，衬底上的图案与掩模相同，尽管尺寸要小得多。

多年来，为了使电路变得更小，必须在光学掩模版和晶圆之间引入越来越精确的“投影透镜”。例如，在20世纪80年代，开发出了“缩小透镜”，用于制造2微米芯片。这些设备将光学掩模版上的图案逐步转移到越来越小的尺寸上。到20世纪90年代，透镜仍然主导光刻图案的制作，因为其最小特征尺寸是250纳米级别。

然而，最小的特征尺寸打印受到两个因素的限制：光刻胶的分辨能力和可以投射到晶圆上的图像的最小尺寸。这个最小尺寸，也称为瑞利判据或“衍射极限”，由公式：0.61λ/NA给出，其中λ是光的波长，NA是投影透镜的数值孔径。换句话说，不可能投射出比所使用的光波波长约一半还小的特征图像。

为了达到越来越小的尺寸，多年来的光刻系统逐渐转向波长越来越短的光源，从蓝光（436纳米）到紫外光（365纳米），然后到深紫外光（248纳米），最新的系统使用来自氩氟化物准分子激光器的193纳米光。摩尔定律的持续性也得益于数值孔径的改进，从早期系统的0.16提高到了高达0.93的惊人数值。纳米定位技术在将各种光学掩膜版对准到适当精度上的巨大进步也至关重要。

## 降至2纳米

那么，我们如何实现像台积电（TSMC）在台湾工厂使用的2纳米工艺呢？这已经远远低于具有超短波长193纳米的光的衍射极限。大多数芯片制造商已经转向由荷兰跨国公司ASML开发的系统。这些设备使用波长为13.5纳米的极紫外（EUV）光，几乎处于X射线范围内，是工程界对物理定律边界的惊人突破。

EUV光是通过在真空中用激光轰击熔化的锡液滴，并反射到由蔡司制造的镜子上来产生的，ASML声称这些镜子是世界上最平的表面。每个ASML系统的价格超过1.5亿美元，这些系统庞大无比，需要用40个巨大的货柜、三架货运飞机和超过20辆卡车运送给客户。尽管价格昂贵，但该公司迄今已销售了140多个这样的EUV系统。但作为唯一的供应商，ASML实际上成为了半导体行业扩张的瓶颈。

突破极限：荷兰ASML公司的超净间内，该公司制造能产生极紫外（EUV）光以制造最新一代2纳米芯片的设备。（图片：ASML）

据《麻省理工科技评论》报道，谷歌和亚马逊等公司已经开始使用具有微小EUV特征的首批芯片，用于改进语言翻译、搜索结果、图片识别和人工智能等领域。EUV革命也正在触及普通消费者，ASML的机器被用于制造诸如苹果和三星等公司的智能手机芯片。

在帮助我们继续实现摩尔定律的过程中，材料科学和晶体管设计方面取得了一些惊人的进展。以“鳍型场效应晶体管”（FinFETs）为例，它们在硅基底表面使用相对较高的鳍状结构。FinFETs是新一代可以堆叠在一起的3D晶体管中的先驱之一。公司已经开始生产具有176个光学掩膜层的器件，但在半导体行业的路线图上，将会实现600个层及以上的设备来交付未来一代的器件。

最新的2纳米工艺使用了更先进的场效应晶体管，称为“全围栅（GAA）器件”。美国IBM公司已经使用它们创建了每平方毫米3.33亿晶体管密度的芯片，该公司声称可以在“指甲盖大小的芯片上容纳500亿晶体管”。IBM表示，这种芯片可以使智能手机的电池寿命增加四倍，降低数据中心成本，并使笔记本电脑运行更快。

## 工作在极限

基本上，为了保持摩尔定律的发展，人们正在采取一切可能的手段。例如，ASML正在使用EUV光刻系统朝着1纳米芯片尺寸迈进，同时我们可以预期光刻技术将进一步改进，分辨率通常每六年减半。这个努力是值得的：以台积电的2纳米硅芯片制造的处理器，与3纳米器件相比，运行速度可提高15％，能耗降低约25％。

微小的进步：IBM表示，使用其最新的2纳米芯片技术，它可以在一个指甲盖大小的芯片上容纳500亿个晶体管。（图片：IBM）

摩尔定律当然还没有结束。尽管2纳米仅仅相当于10个硅原子的宽度，但请记住，2纳米芯片中的晶体管实际上并不是那么小；一个栅极到另一个栅极的距离可达到接近50纳米（所谓的“栅间距”），因此还有很多空间可供利用。我们还可以通过编写更高效的软件代码来发挥现有芯片的巨大潜力。

但很难预见接下来将出现哪些创新来推动摩尔定律的发展。2016年，德国、日本和美国的研究人员制造出了一个由1个酞菁染料（phthalocyanine）分子和仅仅12个铟原子组成的晶体管，其栅极尺寸为0.167纳米，这将是“摩尔定律的绝对极限”（Nat. Phys. 11 640）。还有一种趋势是针对特定应用设计不同类型的芯片，如人工智能芯片，它们使用图形处理单元（GPU）而不是中央处理器（CPU），可以更有效地进行并行计算。

最终，我们能够推动摩尔定律发展的程度可能是一个纯粹的经济问题。随着台积电最新工厂的成本达到330亿美元，远远超过5纳米工厂的150到200亿美元，维持摩尔定律已经成为一个非常高风险的游戏。在这个高度竞争的环境中，只有少数几家企业，如IBM、英特尔、三星和台积电，有能力开发下一代半导体芯片技术。他们当然没有放弃摩尔定律，但进一步的发展将非常难以维持。