河北专接本微机原理简答题

2023-06-10 23:35| 来源: 网络整理| 查看: 265

1.什么是总线，简述各类总线的应用场合（1）总线是指计算机与计算机之间或者计算机与各部件之间传输信息的公共通道（2）按功能分为数据总线、地址总线、控制总线（3）按总线的层次结构分为： cpu片内总线：微机系统中速度最快的总线，连接cpu内部运算器、控制器和寄存器系统总线：cpu和主板器件之间以及cpu到高速外设之间的快速信息通道通信总线：也称外部总线，是微机与微机，微机与外设之间进行通信的总线2.微型计算机的工作过程微型计算机的工作过程就是执行程序的过程，也就是cpu自动从程序存放的第一个存储单元起，逐步取出指令、分析指令，并根据指令的操作类型和操作对象完成指令的相关操作，如此重复，周而复始直至执行完程序的所有指令，从而实现程序的基本功能。3.微处理器、微型计算机、卫星及三级系统之间有什么不同（1）微处理器：将运算器与控制器集成在一起，是微型计算机的核心（2）微型计算机是由微处理器、存储器、输入/输出接口电路和系统总线构成的裸机系统（3）微型计算机系统是以微型计算机为主机，配上系统软件和外设构成的计算机系统（4）三者之间有很大不同，微处理器是微型计算机的一个组成部分，而微型计算机又是微型计算机系统的一个组成部分4.CPU可屏蔽中断的条件（1）外设有可屏蔽中断请求（2）没有其他优先级更高的请求（3）中断接口中的中断允许触发器置1 （4）cpu必须处于开中断的状态IF=1 （5）cpu当前指令执行结束5.简述8086微机系统中硬件系中断和软件总段的区别（1）硬件中断由硬件产生通过INTR和NMI引脚发送给CPU；软件中断由软件的中断指令或其他异常产生（2）硬件中断的中断号由中断控制器提供；软件中断的中断号在指令中提供或隐含，不需要中断控制器（3）硬件中断具有随机性；软件中断具有确定性（4）大部分硬件中断需要cpu发送响应信号；软件中断不需要（5）硬件中断除NMI之外都可以屏蔽；软件中断不可以屏蔽6.以可屏蔽中断为例说明一次完整的中断过程包括哪些环节中断请求：外设通过硬件信号的有效形式，相处理器引脚发送有效请求信号中断响应：在满足一定条件时，处理器进入中断响应总线周期断点保护：处理器在响应中断后将自动保护断点地址中断源识别：处理器识别出究竟是哪个中断源提出了请求，并明确与之相应的中断服务程序所在主存位置现场保护：对处理器执行程序有影响的工作环境（主要是寄存器）进行保护中断服务：处理器执行相应的中断服务程序，进行数据传送等处理工作恢复现场：完成中断服务后，恢复处理器原来的工作环境中断返回：处理器执行中断返回指令，程序返回断点继续执行原来的程序7.简述存储器系统的3级层次结构及各层存储部件特点（1）为解决容量、价格、速度的问题，存储系统采用3级层次结构，单位价格和速度自上而下逐层减少，容量自上而下逐层增加（2）存储系统的各层存储部件自上而下依次是：cache、内存、外存特点：（1）高速缓冲器集成在cpu芯片或主存上，用于暂存主存和处理器交互数据，以减少频繁读取主存而影响处理器速度（2）内存储器可以直接和cpu进行数据交换（3）外存需先经过内存才能和cpu进行数据交换8.计算机上运行汇编程序的步骤（1）用编辑文件形成 .asm源文件（2）用汇编程序把 .asm源文件汇编成目标文件 .obj （3）用连接程序(link)把.obj文件转换成.exe可执行文件（4）运行可执行文件 .exe （5）运行出错用Debug进行调试 9．什么是接口电路？应具备哪些基本功能？ (1) l/o 接口是位于系统与外设之间、用来协助完成数据传送和控制I/0任务的逻辑电路。[ PC 机系统板的可编程接口芯片、 I/o 总线槽的电路板都是接口电路］ (2）基本功能：

①数据的寄存和缓冲功能，协调快速 CPU 与慢速的外设之间数据传送的矛盾和时序差异； ②信息格式的转换，例如事行和并行的转换； ③协调 CPU 和外设在信息的类型和电平高低方面的差异，如数／模或模／数等； ④采集外设的信息传送给 CPU ，接收 CPU 发出的控制命令及启动外设工作 ⑤地址泽码和设备选择功能，识别 CPU 访问白的外设

10．什么叫端口？在8088/8086系统中，用哪两种方法对工10端口进行编址？独立编址有哪些特点？和统一编址的区别是什么？ (1) CPU 和外设进行数据传输时，各类信息在援口中进入不同的寄存器，一般称这些寄存器为端口． (2）在8086/8088系统中用计算机对内存和I/0端口独立编址 (3）输入输出指令和话问存储器的指令明显区分开，使程序收藏清晰，可读性好。 (4) I/o 指令长度短，执行的速度快，也不占用内存空间 (5)I10地址评码电路较简单．（6）不足之处是 CPU 指令系统中必须有专门的 IN 和 OUT 指令，这些指令的功能没有话问存位储器的指令的功能强；l0端口数目有限、另外， CPU 要能提供区分存储器读／写和 I/o 读字的控制信号 11．简述 CPU 与外部设备采用中断控制方式传输数据的过程． (1）当外设需与 cpu 进行数据交换时，由接口部件发出一个中断请求信号． (2) CPU响应这一中断请求，使可在中断服务程序中完成一个字节或一个字的信息交换。 (3）数据交换完成后，返回原程序． (4) CPU 每执行一次中断传送数据，要打断原来执行的程序去执行中断服务程序．

（5）执行前要保护PSW和断点

12．简述 DMA 传送的过程一次 DMA 传送过程由传送前的预处理、数据传送、传送结束3个阶段 ①预处理是由 CPU 完成的，当 CPU 执行到读写I/o设备调用语句时，启动 DMA 传送过程，向 DMA 卡送入设备识别信号、启动设备，测试设备运行状态，送入内存地址初值，传送数据个数， DMA 的功能控制信号等，之后， CPU 继续执行原来程序。 ②数据传送在 DMA 卡控制下自动完成。 DMAC 向 CPU 发出请求总线使用权的信号，若总线空闲，总线控制器将送响应回答信号给 DMAC , DMAC 取得总线使用权，启动数据传送过程 ③传送结束处理， DMAC 将向 CPU 发出请求信号， CPU 响应这一清求后，结束数据传送 13.说明8253各个计数通道中三个引脚倍号 CLK , OUT 和 GATE 的功能．每个通道都有三根引脚线与外界联系。 (1) CLK 为外部输入计数脉冲． (2)引脚 GATE 为控制计数器工作的门控输入信号，根据工作方式的不同分为高电平触发计数和正脉冲触发计数 (3)引脚 OUT 为定时时间到计数结束输出信号，在不同的工作方式下，可以输出不同形式的波型． 14．简述 ROM 的类型及各类型有什么特点？ (1) ROM ：只读存储器，制造数据就已经固化好，使用中不可改变 (2) PROM ：可编程只读存储器，出厂时内容空白，只可写一次数据． (3) EPROM ：紫外线可擦写可编程只读存任储器，出厂内容空白，写入数据后可通过紫外线照射擦除，可多次写入和擦除（4）EEPROM：带电可擦写可编程只读存储器，出厂内容空白，写入数据后，使用电信号进行修改和删除，可多次写入和删除 15．中断处理过程． (1）从数据总线上读取中断类型号，将其存入内部暂存器 (2）将标志寄存器 PSW 的值入栈 (3）将 PSW 中的 IF 和 TF 清 O (4）保护断点，将当前指令下面一条指令的段地址 CS 和 IP 的值入栈，处理完毕后，正确返回生程序继续执行． (5）根据中断类型号找到中断向量，转入相应中断服务子程序 (6）中断处理程序结束以后，从堆栈中．依次弹出 IP , CS 、 PSW .返回主程序断点处，继续执行原来的程序． 16．冯诺依曼计算机的基本设计思想是什么？①采用二进制形式表示数据和指令。指令操作码和地址码组成 ②将程序和数据存放在存储器中，计算机在工作时，从存人储器取出指令加以执行 ③指令的执行是顺序的，一般按照指令在存储器中存放的顺序执行，程序分由转移指令实现 ④由输入设备，输出设备、运算器、控制器、存储器五大部件． 17.8088/8086CPU的内部结构分为哪两大模块，各自的主要功能是什么 ①按功能可分成两大部分：执行单元（ EU ）和总线接口单元（ BIU ) ②执行单元（ EU )：由8个通用寄存器、1个标志寄存器、算术逻辑单元 ALU 及 EU 控制单元组成。 EU 从 BIU 指令队列寄存器中获得指令和待处理数据进行操作。负责指令译码和执行． ③总线接口单元（ BIU )：包括4个段寄存器、1个指令指针寄存器 IP 、1个指令队列、和201位地址加法器。负责物理地址形成，取指令，指令排队，读写操作数和总线控制． ④ BIU 负责取指令， EU 负责指令的执行，它们之间既互相独立又互相配合．使得 CPU 可以在执行指令的同时进行取指令的操作，即实现了取指令和执行指令的并行工作，提高了 CPU 和总线的利用率，从而提高了指令的处理速度 18.8086系统中的寻址空间采用什么结构，用什么信号作为体选信号． 8086系统中的存储器空间采用分体结构。即将 IMB 的存储空间分为两个体：奇地址存储体和偶地址存储体，各为512KB。奇地址存储体的数据线与系统数据线高八位相连，用 BHE 作为选通信号。偶地址存储体的数据线与系统数据总线低八位相连用 A 0作为选通信号， 19．什么是时钟周期，什么是总线周期，什么是指令周期？时钟周期：系统工作的最小时间单位，它由计算机主频决定．总线周期：总线上两个设备进行一次信息传输所需要的时指令周期： CPU 执行一条指令所需要的时间三者关系：时钟周期是基本动作单位；一个总线周期通常由4个时钟周期组成；而一个指令中可能包含一个或几个总线周期，也可能一个总线周期都没有 20．半导体存储器有哪几个性能指标，简述各自概念 1．存储容量：存人诸器能够存人诸的二进制数的量 2．存取时间：存取时间是指存人储数据的写操作或读取数据的读操作所需要的时间，一般以 ns 为单位 3．功耗：指每个存人储单元所耗的功率，单位为 UW ／单元，也有用每块芯片总功率来表示功来耗的，单位为 mw ／芯片 4．可靠性：是指存储器对电磁场、温度变化等因素的抗干扰能力，一般要求无障碍时间为几千小时以上 5．集成度：是指在一块存储器芯片中所制作的基本存储单元数。常以单元／片或位／片来表示 21．什么是中断累识别中断源有哪些方法？［查询中断|向量中断］ 1．引起中断的原因或发出中断申请的来源，称为中断源。 2．识别方法：①每个中断源都有一条中断请求倍号线，且固定一个中断服务程序的入口地址， CPU 一旦检测到某条倍号线有中断申请，就进入相应的中断服务程序． ②向量中断，使用向量中断系统的中断源，除了能输出中断请求号外，还能在 CPU 响应了它的中断请求后输出一个中断向量， CPU 根据这个中断向量能够获得该中断源程序的入口地址，从而为其服务．常见的中断源有什么：一般的输入输出设备请求中断；实时时钟请求中断；故障源；数据通道中断，和软件中断 22．触发器、寄存器及存存储器之间有什么关系？ 1．触发器是计算机记忆装置的基本单元，一个触发器能存人诸一位二进制代码 2、寄存器是由触发器组成的，一个触发器只有1位寄存器，多个触发器就可以组成一个多位寄存器． 3．存储器由大量寄存器组成的，其中每一个寄存器称为一个存人诸单元，它可以存放一个有独立意义的二进制代码。 23．为什么高速缓中器 Cache 能够实现高速的数据存取？高速缓冲存储器 Cache 是根据程序局部性原理来实现高速的数据存取。即在一个较小的时间间隔内，程序所要用到的指令或数据的地址往往集中在一个局部区域内，因而对局部范围内的存人储器地址频繁访问。如果把正在执行的指令地址附近的一小部分指令或数据，从主存成批之调入 Cache ，供 Cpu 在一段时间内随时使用，就一定能大大减少 CPU 访问生存的次数，从而加速程序的运行． 24.8086CPU的形成三类总线时，为什么要对多分地址线进行锁存？用什么倍号控制锁？为了确保 CPU 对存储器和 I/o 端只的正常读／写操作，要求地址和数据同时出现在地址总线和数据总线上。而在8086CPU中AD0~AD15总线是地址／数据复用的，因此需在总线周期的下传送出地址信息，并存于锁存器中，而用 T2~T4周期传送数据。8086CPU中是通过 CPU 送出的 ALE 高电平信号来锁存的 25.CPU响应中断时，为什么要执行两个连续的中断响应周期 CPU 响应中断时，执行两个连续的中断响应周期，每个响应周期都给出中断响应信号 INTA 。这是因为第一个总线周期通知中断请求设备利微处理器准备响应中断，中断控制器8259A应该准备好中断类型码，8259A的工和和工 RR 对应位分别置1清 O ：第二个总线周期中，8259A把中断类型号送上数据总线，微处理器中断类型码，以使得到中断向量，即得到中断服务程序的口地址。 26．简述流水线技术，8086怎样实现了最简单的指令流水线？流水线是指在程序执行时多条指令重叠进行操作的一种并行处理实现技术。流水线的并行处理是指完成一条指令的各个部件在时间上是可以重叠工作，分别同时为多条指令的不同部分进行工作，以提高各部件的利用率来提高指令的平射执行速度 8086 EU 和 BIU ，它们之间既互相独立又互相配合．使得 CPU 可以在执行指令的同时进行取指令的操作，即实现了取指令和执行指令的并行工作，提高了 CPU 和总线的利用率，从而提高了指令的处理速度也就是说，在 Eu 单元对一个指令进行泽码执行时， BIU 单元可以同时对后续指令进行读取。 27．简述8086内部中断的种类及特点 (1）内部中断又称软件中断，是通过软件调用的不可屏蔽中断，包括溢出中断。除法出错、单步中断、 INT n 指令中断及单字节INT3指令中断． (2）中断类型码或者包含在指令中，或者是预先规定的． (3）不执行 INTA 总线周期． (4）除单步中断外，任何内部中断都无法禁止 (5）除单步中断外，任何内部中断的优先级都比任何外部中断的高 28.DRAM为什么要刷新，存储系统如何进行刷新？ 11) DRAM 以单个 MOS 管为基本存储单元，以极间电容充放电表示两种逻辑状态。由于极间电容的容量很小，充电荷自然泄漏会很快导致信息丢失，所以要不断对它进行刷新操作、即读取原内容，放大再写入． (2）存储系统的刷新控制电路提供刷新地址，将存储 DRAM 芯片中的某一行选中刷新。实际上，刷新控制电路是将刷新地址同时送达存位储系统中所有 DRAM 芯片，所有 DRAM 芯片都在同时进行一行的刷新操作。刷新控制电路设置每行地址增量，并在一定时间间隔内启动一次刷新操作，就能够人呆证所有 DRAM 芯片的所有存储单元得到及时刷新． 29．在对存储器芯片进行片选时，有全泽码方式、部分泽码方式及线选方式，简述这3种方式各自的概念及优缺点 (1）全译码方式：全泽码法将片内寻址外的全部高位地址线作为地址泽码器的输入，把经泽码器泽码后的输出作为各芯片的片选信号，将他们分别接到存储芯片的片选端。以实现对有诸芯片的选择。优点：每片芯片的地址范围是唯一确定的，而且是连续的，便于扩展；不会产生地址重叠的存储区；能够得到最大容量的存人储空间．缺点：对泽码电路要求较高 (2）部分泽码方式：部分泽码方式只对部分高位地址总线进行译码．以产生片选信号，剩余高位线空着，或直接用作其他存储芯片的片选控制信号．优点：简化了地址泽码逻辑，对泽码电路要求不高缺点：有地址重叠． (3）线选法：用除片内寻址外的高位地址直接分别接至各个有储芯片的片选端，只需把用到的地址线与存储器芯片的片选端直接相连即可，总线使用少。优点：片选地址简单缺点：有地址重叠、地址不连续 30.DMA方式与中断方式的区别在于？ 1> DMA 方式是依靠硬件来实现存储器和外设之间的数据传送；而中断方式是通过执行中断服务程序来实现数据传送 2> CPU 对 DMA 的响应在指令执行的总线周期之后；而 CPU 对中断的响应则是在执行完一条指令之后． 3> DMA 方式只能进行数据传送。而中断方式不仅能进行数据传送，还能处理异常事件． 4> DMA 请求的优先权比中断请求高 5> DMA 方式能进行数据块的传送，传输速度快；而中断方式只能按字节进行传送，传输速度较慢 31.什么是中断响应？外设向 CPU 申请中断，但 CPU 不给予响应，原因有啥？中断响应是当 CPU 接收到中断请求时，暂停当前程序的运行，保存断点地址，找到中断服务程序的入口地址，准备执行中断服务程序． (1) CPU 处于关中断状态， IF =0; (2）该中断请求已被屏蔽． (3）该中断请求的时间太短，未能保持到指令周期结束； (4) CPU 已释放了总线，未收回总线控制权 (5) CPU 当前指令没有执行结束 32.DRAM工作特点，与 SRAM 相比，有什么优点和缺点？ (1）DRAM 是利用电容存储电荷的原理来保存信息，而SRAM 是靠双稳态触发器来记忆信息． (2) DRAM 与 SRAM 相比， DRAM 电路结构简单，集成数度高，功来耗低，成本低，存储容量大。 SRAM 存取速度高，位容量低，功耗较高． (3) DRAM 由于电容存在漏电现象，需专门的刷新电路每隔一定时间刷新存储信息，补充电荷，外围电路比 SRAM 复杂 (4) DRAM 在刷新周期不能启动读写，故存取速度比 SRAM 慢 (5）内存通常采用 DRAM ，而高速缓中器使用 SRAM 33．简述中断调用和子过程调用的异同相同：(1）都是中断当前正在执行的程序，转去执行子程序或者中断 (2）都是由硬件自动将断点地址压刀堆栈，然后通过软件完成服务程序． (3）执行完子程序或者中断服务程序后，都要通过软件恢复现现场保护场，并通过执行返回指令，重新返回断点处，继续调用程序的 (4）都可以实现嵌套，比如中断嵌套和子程序嵌套差别：(1）中断请求是随机的，在程序执行的任何时刻都有可能请求；而子程序调用是由软件编排好的 (2）中断响应后，转会执行放在固定地址的中断服务程序，而子程序的地址由软件没定。 (3）中断服务程序都是远过程，子过程有远过程也有近过程． (4）中断返回指令IRET ．子程序返回指令为 RET 34．简述在最小工作模式下，8086如何响应一个总线请求外部总线主控模块经 HOLD 引线向8086发出总线请求信号；8086在每个时钟周期的上升沿采样HOLD3引线；若发现 HOLD =1则在当前总线周期结束（T4结束）发出总线请求的响应信号 HLDA ;8086使地址、数据及控制总线进入高阻状态，让出总线控制权，完成响应过程． 35.8259A中断控制器的功能是什么？ ①8239A中断控制器可以接受8个中断请求输入并将它们寄存 ②对8个请求输入进行优先级判断，裁决出最高优先级进行处理，它可以支持多种优先级处理方式 ③8259A可以对中断请求输入进行屏蔽，阻止对其进行处理 ④8259A可提供中断请求信号及发送中断类型码． ⑤8259A可以进行级联以便形成多于8级输入的中断控制系统

36.CPU与外设间通信为什么需要设置接口电路？ 1> CPU 与外设二者的信号不兼容，包括信号线的功能定不逻辑定义和时序关系 2> CPU 与外设的速度不匹配、 CPU 的速度快，外设的速度慢 3＞若不通过接口，而由 CPU 直接对外设的操作实施控制，会使 CPU 处于穷于应付与外设打交道之中，大大降低 CPU 的效率。 4＞若外设直接由 CPU 控制，会使外设的硬件结构依赖于 CPU ，对外设的发展不利． 37.HOLD、 HLDA 、 NMI 、 INTR 、 INTA 含义是什么？当他们有效时， CPU 有什么反应 HOLD ：总线请求信号，高电平有效。该引脚有效时，表其它总线主控设备向处理器申请使用原来由处理器控制的总线。 HLDA ：总线响应信号．当 HLDA 有效时，8086的三态信号线全部处于高阻 NMI ：不可屏蔽中断请求，是一个利用上升没有效的输入信号。该引脚却有效时，表示外界向 CPU 申请不可屏蔽中断． INTR ：可屏蔽中断请求、高电平有效。该羽却有效时，表示中断请求没备向处理器申请可屏蔽中断． INTA ：中断响应信号，在中断响应过程中， CPU 向8259A的INTR引脚发2个负脉冲。 38．串行通信与并行通信的优缺点 1＞从速度上看：并行通信的传输速度快于串行通倍的传输速度 2>从范围上看：并行通信适用于近距离传输，范围小于30米,串行通信适用于远距离传输，数据传送范围可从几米到数千公里 3＞从价格上看：并行通信线数多，耗资大、成本高，串行通倍线数少，耗资小，成本低． 39．简述手机与外设数据交换的方式及特点主机与外设进行数据交换的常用方式有：无条件传送方式、程序查询方式、中断方式、 DMA 传送无条件传送方式：常用于简单设备，处理器认为它们总是处于就绪状态，随时进行数据传送．程序查询方式：处理器首先查询外设工作状态，在外设就绪时进行数据传输中断方式：外设主动，实时性高，与 CPU 并行工作， CPU 效率高，但每次传送需要大量额外时间开销，适于中慢速外设． DMA 传送：传送过程中由专门硬件 DMAC 控制，不需要 CPU 介入，外设直接和主存进行数据传送，可成块传送一批数据．适合大量、快速数据传送． 40．以读总线周期为例，请说明在每个时钟周期中． CPU 做了哪些工作 T1:CPU向数据／地址分时复用总线上发出访问存储器或I/0端口的地址信息 T2:CPU从总线上撤销地址，发出 RD 读控制信号，使复用总线的低8位处于高阻状态 T3：数据／地址分时复用总线的低8位上出现从内存或I/0端口读入的数据 T4:8086完成数据传送，控制信号变为无效结束总线周期． 41.8086微机系统中存人储器为什么要分段？ ①8086CPU提供了20位的地址总线，可寻址 IMB 有储空间，而8086内部寄存器都是16位的，寻址能力是64KB。 ②因此，为能实现对有储器寻址20位的物理地址，可将 IMB 的存储空间划分为若干个逻辑段，可寻址64KB ③各逻辑段之间可以部分，完全覆盖、连续、不连续等非常灵活

【本文地址】

公司简介

联系我们