|
前言
既然决定了在IC前端工作，那就要提前做好打算。本文是基于B站：大型协议及大型verilog代码阅读方法整理所得，小明叔通过示范阅读Universal Serial Bus 3.1 Specification（usb 3.1协议），讲述了阅读协议文档的常规流程。
大型协议及大型verilog代码阅读方法
协议难看懂的原因
英语不好协议太厚带来的恐慌感不知道哪里是重点阅读习惯问题，看协议想看书
协议阅读方法
协议其实是一本字典采用电子版，带导航的挑选章节，不要全部都看跳跃式阅读，不要顺序看常备查询，不要指望短时间贯通重点句子高亮标出
什么样的算大型verilog
代码控制2万行以上控制逻辑居多，没有太多复用的代码功能复杂，input/output端口众多
大型verilog难看懂的原因
RTL级太细，从代码里抽象出模块的功能比较难。很简单的功能也可能写成很复杂的代码。verilog的封装性并不是很好，面向过程，单个模块往往过大， input/output太多。就像一个超大的函数，带着几十上百个参数。verilog代码里面通常带有大量环路。并且环路会跨越模块界限。verilog没有main函数，所有部件同时执行
大型verilog代码阅读方法
不要用ⅵ,用 debussy或者 verdi阅读，方便trace先看整体，看输入输出有些啥，猜测模块的作用看模块之间的连接关系每个模块从输出端往回倒着追忽略次要逻辑，避免迷失（先看置1,再看清0)半看半猜，根据信号名猜测其功能仿真波形，对着波形看可以大大减小难度，因为波形能帮你筛选出主线状态机是突破口，因为逻辑集中，并且可阅读性最好
|