常见电平类型：TTL电平,CMOS电平,232/485电平，OC门,OD门

或者说串口电平，有的甚至说计算机电平，所有的这些说法，指得都是计算机9针串口 （RS232）的电平，采用负逻辑，

－15v~ －3v 代表1

＋3v~ ＋15v 代表0

2.RS485电平 和 RS422电平

由于两者均采用差分传输（平衡传输）的方式，所以它们的电平方式，一般有两个引脚 A,B

发送端 AB间的电压差

+2 ~ +6v：1

-2 ~ -6v：0

接收端 AB间的电压差

大于 +200mv  1

小于 -200mv  0

定义逻辑1为B>A的状态；

定义逻辑0为A>B的状态。

AB之间的电压差不小于200mv。

3.USB

电源线是5V，为USB设备提供最大500mA的电流，它与数据线上的电平无关，数据线是差分信号，通常D+和D-在+400mV~-400mV间变化。

在传统的单端（Single-ended）通信中，一条线路来传输一个比特位。高电平为1，低电平为0.倘若在数据传输过程中受到干扰，高低电平信号完全可能因此产生突破临界值的大幅度扰动，一旦高电平或低电平信号超出临界值，信号就会出错。在差分传输电路中，输出电平为正电压时表示逻辑1，输出负电压时表示逻辑0，而输出0电压是没有意义的，它既不代表1，也不代表0.而差分通信中，干扰信号会同时进入相邻的两条信号线中，在信号接收端，两个相同的干扰信号分别进入差分放大器的两个反相输入端后，输出电压为0.所以说，差分信号技术对干扰信号具有很强的免疫力。对于串行传输来说，LVDS能够抵御外来干扰；而对于并行传输来说，LVDS不仅可以能够抵御外来干扰，还能抵御数据传输线之间的串扰。因为上述原因，实际电路中只要使用低压差分信号（Low Voltage Differential Signal, LVDS）,350mV左右的振幅便能满足近距离传输的要求。假定负载电阻为100欧，采用LVDS方式传输数据时，如果双绞线长度为10m，传输速率可达400Mbps；当电缆长度增加到20m时，速率将为100Mbps；而当电缆长度为100m时，速率只能达到10Mbps左右

4.传输速率

一对一的接头的情况下

RS232   可做到双向传输，全双工通讯  最高传输速率 20kbps；

RS422   只能做到单向传输，半双工通讯，最高传输速率10Mbps；

RS485   双向传输，半双工通讯, 最高传输速率10Mbps；

USB可以自动选择HS（High-speed，高速，480Mbps）、FS（Full-speed，全速，12Mbps）和LS（Low-speed，低速，1.5Mbps）三种模式中的一种。

RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。

**********************************************************************

常用的逻辑电平   逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。 其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。 5V TTL和5V CMOS逻辑电平是通用的逻辑电平。 3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。 低电压的逻辑电平还有2.5V和1.8V两种。 

TTL：Transistor-Transistor Logic 三极管逻辑。

Vcc：5V；

VOH>=2.4V；VOL=2V；VIL=2.4V；VOL=2V；VIL=2.0V；VOL=1.7V；VIL=4.45V；VOL=3.5V；VIL=3.2V；VOL=2.0V；VIL=2V；VOL=1.7V；VIL2.4V,输出低电平=2.0V，输入低电平 Vih，输入低电平 Vih > Vt > Vil > Vol Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。 Iol：逻辑门输出为低电平时的负载电流（为灌电流）。 Iih：逻辑门输入为高电平时的电流（为灌电流）。 Iil：逻辑门输入为低电平时的电流（为拉电流）。   门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件：  （1）：RL < （VCC－Voh）/（n*Ioh＋m*Iih）  （2）：RL > （VCC－Vol）/（Iol＋m*Iil）  其中n：线与的开路门数；m：被驱动的输入端数。   ++++++++++++++++++++++++++++   OC门，又称集电极开路（漏极开路）与非门门电路，Open Collector（Open Drain）。  为什么引入OC门？  实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态电平）用同一条导线输送出去。因此，需要一种新的与非门电路--OC门来实现“线与逻辑”。  OC门主要用于3个方面：   实现与或非逻辑，用做电平转换，用做驱动器。由于OC门电路的输出管的集电极悬空，使用时需外接一个上拉电阻Rp到电源VCC。OC门使用上拉电阻以输出高电平，此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则，从降低功耗及芯片的灌电流能力考虑应当足够大；从确保足够的驱动电流考虑应当足够小。 线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现“AND”的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般 TTL门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流），而烧坏器件。在硬件上，可用OC门或三态门（ST 门）来实现。 用OC门实现线与，应同时在输出端口应加一个上拉电阻。 三态门（ST门）主要用在应用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如高电平），由于三态门的输出是推拉式的低阻输出，且不需接上拉（负载）电阻，所以开关速度比OC门快，常用三态门作为输出缓冲器。 +++++++++++++++++++++++++++++++++++++  什么是OC、OD？ 集电极开路门(集电极开路 OC 或漏极开路 OD)  Open-Drain是漏极开路输出的意思，相当于集电极开路(Open-Collector)输出，即TTL中的集电极开路（OC）输出。一般用于线或、线与，也有的用于电流驱动。  Open-Drain是对MOS管而言，Open-Collector是对双极型管而言，在用法上没啥区别。  开漏形式的电路有以下几个特点：  a. 利用外部电路的驱动能力，减少IC内部的驱动。 或驱动比芯片电源电压高的负载.  b.可以将多个开漏输出的Pin，连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑”关系。这也是I2C，SMBus等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼顾功耗和速度。  c. 可以利用改变上拉电源的电压，改变传输电平。例如加上上拉电阻就可以提供TTL/CMOS电平输出等。  d. 开漏Pin不连接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来连接不同电平的器件，匹配电平用的。  正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRAIN了。这种输出的主要目的有两个：电平转换和线与。  由于漏级开路，所以后级电路必须接一上拉电阻，上拉电阻的电源电压就可以决定输出电平。这样你就可以进行任意电平的转换了。  线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想拉低，就输出高电平，因为OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的上拉电阻实现的。（而正常的CMOS输出级，如果出现一个输出为高另外一个为低时，等于电源短路。）  OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出