SPI协议

概述： 通过Verilog代码+仿真的形式来理解SPI的时序，此处只写了主机发送，从机接收的代码，后待续。。。

SCK：时钟信号，由主设备产生，所以主设备SCK信号为输出模式，从设备的SCK信号为输入模式。 　　CS：使能信号，由主设备控制从设备，，所以主设备CS信号为输出模式，从设备的CS信号为输入模式。 　　MOSI：主设备数据输出，从设备数据输入，所以主设备MOSI信号为输出模式，从设备的MOSI信号为输入模式。 　　MISO：主设备数据输入，从设备数据输出，所以主设备MISO信号为输入模式，从设备的MISO信号为输出模式。

　　注意：MOSI和MISO不能交叉连接(可以把主从机理解为一个整体系统，MOSI为系统主机发送从机接收的数据线，MISO为主机接收从机发送的数据线)。

SPI作为全双工的的串行通信协议，数据传输时高位在前，低位在后。主机和从机公用由主机产生的SCK信号，所以在每个时钟周期内主机和从机有1bit的数据交换(因为MOSI和MISO数据线上的数据都是在时钟的边沿处被采样)。 　　如下图： 　 　SPI协议规定数据采样是在SCK的上升沿或下降沿时刻(由SPI模式决定，下面会说到)，观察上图，在SCK的边沿处，主机会在MISO处采样(接收来从机的数据)，从机会在MOSI处采样(接收来自主机的数据)，所以每个时钟周期中会有一bit的数据交换。 　

SPI总线传输一共有４种模式，这４种模式分别由时钟极性(CPOL)和时钟相位(CPHA)来定义。 　　　

以模式0为例： SCK空闲为低电平，数据在SCK的上升沿被采样(提取数据)。 　 ◐在时钟的第1个上升沿(游标1处)(采样点) 　　MOSI上数据为1，则在此边沿从机采样(提取)数据为1，采样点在MOSI数据线的中间(游标1处)。 　　MISO上数据为0，则在此边沿主机采样(提取)数据为0，采样点在MISO数据线的中间(游标1处)。 　 ◐在时钟的第1个下降沿(游标2处)(切换点) 　　MOSI上数据由1切换为0，数据在时钟下降沿时切换数据。 　　MISO上数据由0切换为1，数据在时钟下降沿时切换数据。 　 ◐在时钟的第2~8个上升沿(采样点)，主机在MISO上采样数据，从机在MOSI上采样数据。 　 ◐在时钟的第2~8个下降沿(切换点)，主机在MISO上切换数据，从机在MOSI上切换数据。