ARM基础(1)：Cortex

2024-07-15 20:34| 来源: 网络整理| 查看: 265

Cortex-M3处理器的寄存器包括R0~R15和一些特殊的寄存器。其中R0到R12是通用寄存器，但是一些16位的Thumb指令只能访问R0到R7(低寄存器)，而32位的Thumb-2指令则可以访问所有这些寄存器。特殊寄存器只能通过特殊访问指令访问。

文章目录 1 核心寄存器1.1 R13(Stack Pointer):MSP和PSP1.2 R14(Link Register)1.3 R15(Program Counter) 2 特殊寄存器2.1 Program Status Register2.2 PRIMASK, FAULTMASK, and BASEPRI Registers2.3 Control Register 所有的寄存器如下图所示：在这里插入图片描述

1 核心寄存器

AAPCS(ARM Architecture Procedure Calling Standard)定义的寄存器如下：

寄存器别名描述r15PCProgram Counter(Current Instruction)r14LRLink Register(Return Address)r13SPStack Pointerr12IPIntra-Procedure-call scratch registerr11v8Variable-register 8r10v7Variable-register 7r9v6,SB,TRVariable-register 6 or Platform Registerr8~r4v5~v1Variable-register 5 ~ Variable-register 1r3~r0a4~a1Argument/scratch register 4 ~ Argument/scratch register 1

这里主要介绍R13~R15寄存器

1.1 R13(Stack Pointer):MSP和PSP

R13是堆栈指针，在CM3中，有两个独立的堆栈内存，用户只能访问当前的堆栈，如果要访问另一个需要用特殊寄存器的MRS和MSR指令来进行操作。两种堆栈分别为：

MSP(Main Stack Pointer)：默认的SP，用在操作系统内核、异常处理函数和所有需要优先权限的访问PSP(Process Stack Pointer)：通常由运行嵌入式操作系统的系统中的线程进程使用(不处于异常处理程序中时)

并不是两个堆栈都必须同时使用，对于简单的应用来说，只需要用到MSP。对于堆栈的访问需要用PUSH和POP指令。

PUSH {R0} ; R13=R13-4, then Memory[R13] = R0 POP {R0} ; R0 = Memory[R13], then R13 = R13 + 4

PUSH和POP通常用于在子例程开始时将寄存器内容保存到堆栈内存中，然后在子例程结束时从堆栈中恢复寄存器。

subroutine_1 PUSH {R0-R7, R12, R14} ; Save registers ... ; Do your processing POP {R0-R7, R12, R14} ; Restore registers BX R14 ; Return to calling function

因为寄存器PUSH和POP操作总是按字对齐的(地址必须是0x0, 0x4, 0x8, …)，故SP/R13的低两位被硬件拉低，读取它将总是为0。

1.2 R14(Link Register)

LR用于在调用函数时，保存它下一条指令的PC。

main ; Main program ... BL function1 ; Call function1 using Branch with Link instruction. ; PC = function1 and ; LR = the next instruction in main ... function1 ... ; Program code for function 1 BX LR ; Return

尽管PC的第0位总是为0(指令是按字或半字对齐的)，但LR寄存器的第0位是可读写的，这是因为在Thumb指令集中，第0位用来指示ARM/Thumb状态。为了允许Thumb-2的程序能在其它支持Thumb-2的ARM处理器中运行，所以LSB是可读写的。

1.3 R15(Program Counter)

由于Cortex-M3处理器的流水线特性，当读取PC时，该值与此时正在执行指令的地址通常会相差4。例如：

0x1000 : MOV R0, PC ; R0 = 0x1004

其他的指令，比如load指令，由于地址计算中的对齐，PC的有效值可能不是指令地址加4。但是在执行过程中，PC值仍然比指令地址提前至少2个字节。

直接向PC写入数值将触发一个跳转指令，但是LR寄存器不会更新。但无论是直接向PC写入值还是使用B/BL/BX等跳转指令，目标地址的LSB都应该设置为1，表示这是一个Thumb state操作。如果为0，尝试切换到ARM state则会触发异常。

2 特殊寄存器

Cortex-M3中的特殊寄存器如下：

Program Status registers (PSRs)Interrupt Mask registers (PRIMASK, FAULTMASK, and BASEPRI)Control register (CONTROL)

特殊寄存器只能通过MSR和MRS指令访问，它们没有内存地址：

MRS , ; Read special register MSR , ; write to special register 2.1 Program Status Register

程序状态寄存器PSRs被分为三个状态寄存器：

Application Program Status register (APSR)Interrupt Program Status register (IPSR)Execution Program Status register (EPSR)

这三个寄存器可以被同时访问，使用xPSR关键字表示这三个寄存器。下图所示为寄存器中具体的字段，还有ARM和ARM7 TDMI中xPSR的对比：在这里插入图片描述

这些位的定义如下所示：

BitDecriptionNNegativeZZeroCCarry/borrowVOverflowQSticky saturation flagICI/ITInterrupt-Continuable Instruction (ICI) bits, IF-THEN instruction status bitTThumb state, always 1; trying to clear this bit will cause a fault exceptionException numberIndicates which exception the processor is handling

其中APSR是可读写的，而IPSR和EPSR是只读的。

MRS r0, APSR ; Read Flag state into R0 MRS r0, IPSR ; Read Exception/Interrupt state MRS r0, EPSR ; Read Execution state MSR APSR, r0 ; Write Flag state MRS r0, PSR ; Read the combined program status word MSR PSR, r0 ; Write combined program state word 2.2 PRIMASK, FAULTMASK, and BASEPRI Registers

PRIMASK，FAULTMASK和BASEPRI用来关闭异常。

Register NameDescriptionPRIMASK仅1位。当为1时,表示允许NMI和Hard fault异常,而其它所有的中断和异常都会被屏蔽。默认值为0。FAULTMASK仅1位。当为1时,表示仅允许NMI异常,其它所有中断和错误处理异常都会被屏蔽。默认值为0。BASEPRI最多8位(取决于芯片应用的优先级位数)。它表示屏蔽优先级的等级,它将屏蔽所有比该优先级相同和更低的中断。默认值为0。 PRIMASK和BASEPRI寄存器对于在对实时要求高的任务中，用来临时禁用中断非常有用而当任务崩溃时，可能会发生许多不同的错误，操作系统可以使用FAULTMASK临时禁用异常错误处理程序，这样在内核开始清理这些错误时，不会被其它错误所中断。因此，FAULTMASK为OS内核提供了处理错误条件的时间。

为了访问这些寄存器，芯片厂商CMSIS一般会在设备的驱动库中提供相应的C函数API：

x = __get_BASEPRI(); // Read BASEPRI register x = __get_PRIMARK(); // Read PRIMASK register x = __get_FAULTMASK(); // Read FAULTMASK register __set_BASEPRI(x); // Set new value for BASEPRI __set_PRIMASK(x); // Set new value for PRIMASK __set_FAULTMASK(x); // Set new value for FAULTMASK __disable_irq(); // Clear PRIMASK, enable IRQ __enable_irq(); // Set PRIMASK, disable IRQ

以__get_BASEPRI()为例，其实现为：

__STATIC_FORCEINLINE uint32_t __get_BASEPRI(void) { uint32_t result; __ASM volatile ("MRS %0, basepri" : "=r" (result) ); return(result); }

当然在汇编中，我们可以直接通过MRS和MSR来访问：

MRS r0, BASEPRI ; Read BASEPRI register into R0 MRS r0, PRIMASK ; Read PRIMASK register into R0 MRS r0, FAULTMASK ; Read FAULTMASK register into R0 MSR BASEPRI, r0 ; Write R0 into BASEPRI register MSR PRIMASK, r0 ; Write R0 into PRIMASK register MSR FAULTMASK, r0 ; Write R0 into FAULTMASK register

注意，这三个寄存器不能再user mode下被更改。

2.3 Control Register

控制寄存器用于定义privilege level和SP的选择。我们暂时关注该寄存器的低2位：

BitFunction1Stack status1 = Alternate stack is used0 = Default stack(MSP) is used在thread mode下,Alternate stack为PSP,在handler mode下没有Alternate stack,该位必须设置为000 = Privileged in thread mode1 = User state in thread mode在handler mode下，总是处于privilege mode

对于bit0来说，只有当内核处于thread mode并具有privilege时，该位才可写。在user state或handler mode下，不允许写入此位。除了写入这个寄存器之外，改变这个位的另一种方法是在异常返回时改变LR的第2位。

从user state切换回privilege state的唯一方法是触发中断并在异常处理程序中更改此状态。

同样的，CMSIS提供了C函数来访问这个寄存器，当然我们也可以使用汇编来访问。

x = __get_CONTROL(); // Read the current value of CONTROL __set_CONTROL(x); // Set the CONTROL value to x MRS r0, CONTROL ; Read CONTROL register into R0 MSR CONTROL, r0 ; Write R0 into CONTROL register

【本文地址】

公司简介

联系我们