微电子

又叫电流密度方程

电子电流密度 Jn 和空穴电流密度 Jp 都是由漂移电流密度和扩散电流密度两部分所构成， 即

式中，Un 和 Up 分别代表电子和空穴的净复合率。当 U > 0 时表示净复合，当 U < 0 时表示净 产生。

所谓连续性是指载流子浓度在时空上的连续性，即：造成某体积内载流子增加的原因，一定 是载流子对该体积有净流入和载流子在该体积内有净产生。

耗尽近似

势垒电容定义

当外加电压有(-ΔV)的变化时,势垒区宽度发生变化,使势垒区中的空间电荷也发生相应的ΔQ的变化。

简称势垒电容

由于 △xp与 △xn 远小于势垒区总宽度 xd ，所以可将这些变化的电荷看作是集中在势垒区边缘 无限薄层中的面电荷。这时PN 结势垒电容就像一个普通的平行板电容器一样，所以势垒电容 CT 可以简单地表为

有时也将单位面积的势垒电容称为势垒电容。

突变结势垒电容

势垒电容取决于低掺杂一侧的杂质浓度

外加较大反向电压时，可以将Vbi略去，

线性缓变结的势垒电容

pn结扩散电容

求扩散电容

漏电导，取决于PN结加工质量与清洁程度，rs是寄生串联电阻，都是非本征元件

tr持续过程是反向恢复过程

当 E = - E2 的持续时间小于 t r 时，则 PN 结在反向时也处于导通状态，起不到开关的作用。

加正向电压E1 和反向电压 (-E2 ) 时二极 管中性扩散区少子分布示意图如图所示

引起反向恢复过程，是PN解在正向导通器件存储在中性区中非平衡少子电荷Q

存储电荷的消失有 两个途径：反向电流 Ir 的抽取和空穴的复合

PN结正向电流来源是多子，正向电流很大，反向电流是少子，反向电流很小

电路图

均匀晶体管4种工作状态下少子分布图

晶体管放大电路有两种基本类型：共基极接法与共发射极接法。

双极型晶体管放大作用

定义：发射结正偏，集电结 零偏 时的 IC 与 IE 之比，称为共基极直流短路 电流放大系数，记为 α ，即

定义：发射结正偏，集电结 反偏 时的 IC 与 IE 之比，称为共基极静态电流 放大系数，记为 hFB ，即

定义：发射结正偏，集电结 零偏 时的 IC 与 IB 之比，称为共发射极直流短路 电流放大系数，记为β ，即

定义：发射结正偏，集电结 反偏 时的 IC 与 IB 之比，称为共发射极静态电 流放大系数，记为 hFE ，即

根据晶体管各端电流之间的关系：IB = IE - IC，以及 α 与β的定义，可得 α 与β之间的关系为

对于一般的晶体管， α = 0.9500 ~ 0.9950 ，β = 20 ~ 200

要使晶体管区区别两个反向串联二极管具有放大作用，晶体管在结构上满足两个条件

定义：基区中到达集电结 的少子电流 与 从发射区注入基 区的少子形成的电流之比， 称 为 基区输运系数，记为 。对 于 PNP 管

由于少子空穴在基区的复 合，使 JpC < JpE ， 。 β∗ NC ，势垒区主要向集电区扩展 ，一般不易发生基区穿通。但可能由于 材料的缺陷或工艺的不当而发生局部穿通

把基极电流 IB 从 基极引线 经 非工作基区 流到 工作基区 所产生的电压降，当作是由一个电 阻产生的，称这个电阻为 基极电阻，用 rbb’ 表示 。由于基区很薄，rbb’ 的截面积很小，使 rbb’ 的数 值相当可观，对晶体管的特性会产生明显的影响

基极电阻

晶体管中各个区的方块电阻分别为

工作基区

指正对着发射区下方的在 WB = xjc - xje 范围内的基区，也称为 有源基区 或 内基区

非工作基区：指在发射区下方以外从表面到 xjc 处的基区，也称为 无源基区 或 外基区

在产生电阻 rb’ 与 rcb 的基区内，基极电流是随距离变化的分布电流 Ib(y)，因此这个区域内的 基极电阻是分布参数而不是集中参数。但是对于了解一些现象的物理机理，以及对于一些简化的 工程计算及电路研究而言，可以采用 等效电阻 的概念

这里的等效，是指集中电流 IB 在等效电阻上消耗的功率与分布电流 Ib(y) 在相应的基区内消耗 的实际功率相等

（1）减小 RB1 与 RB2 ，即增大基区掺杂与结深，但这会降 低β，降低发射结击穿电压与提高发射结势垒电容

（2）非工作基区重掺杂，以减小 RB3 和 CΩ

（3）减小 Se 、Sb 与 d ，增长 l ，即采用细线条，并且增加基 极条的数目，但这受光刻工艺水平和成品率的限制

晶体管放大高频信号时，首先用被称为 “偏 置” 或 “工作点” 的直流电压或直流电流使晶体 管工作在放大区，然后 把欲放大的高频信号叠加 在输入端的直流偏置上 。 当 信号电压的振幅远小于 ( kT/q ) 时，称为 小信号。 这时晶体管内与信号有关的各电压、电流和电荷量，都 由直流偏置和高频小信号两部分组成，其高频小信号的 振幅都远小于相应的直流偏置。各高频小信号电量之间 近似地成 线性关系

当晶体管中的电荷与电流作上述变化时，要消耗掉一部分从发射极流入的电流和需要一定的 时间。消耗掉的电流转变成了基极电流。信号的频率越高，电荷与电流的变化就越频繁，消耗掉 的电流就越大，从而使流出集电极的电流随频率的提高而减小

发射结扩散电容充放电时间常数

当不考虑势垒电容与寄生参数，发射结交流小信号等效电路由发射极增量电阻

集电结耗尽区延迟时间

集电结势垒电容经集电区充放电区充放电时间常数

共基极高频小信号短路电流放大系数介质频率

功率增益与频率平方的乘积称为 高频优值

高频优值也称为 功率增益-带宽乘积，是综合衡量晶体管的功率 放大能力与 频率 特性的重要 参数

场效应晶体管（Field Effect Transistor，FET）是另一类重要的微电子器件，是 一种电压控制型多子导电器件，又称为单极型晶体管

结型场效应晶体管

利用PN结势垒区宽度随反向电压变化来控制导电沟道面积，从而控制器件导电能力

肖特基势垒栅场效应晶体管

利用肖特基势垒区宽度随反向电压变化来控制导电沟道的截面积

根据沟道导电类型的不同，每类 FET 又可分为 N 沟道 器件 和 P 沟道 器件

绝缘栅场效应晶体管按其早期器件的纵向结构又被称为“金属-氧化物-半导体场效 应晶体管”，简称为 MOSFET

MOSFET改变 VGS 来控制沟道导电性，从而控制沟道电流，是一种电压控制型器件。

MOSFET 的转移特性反映了栅源电压 VGS 对漏极电流 ID 的控制能力

① 线性区：VDS很小时，漏极电位对沟道电势影响很小，沟道厚度分布均匀， 可近似为一个阻值与 VDS 无关的固定电阻

② 过渡区：随着 VDS 增大，漏附近沟道电势升高，栅极和沟道的电压差缩小， 衬底表面电子积累变弱，沟道电阻增大，曲线逐渐下弯

线性区与过渡区统称为 非饱和区，有时也统称为 线性区

③ 饱和区：VDS > VDsat后，沟道夹断点左移， 这时 ID 几乎与 VDS 无关而保持常数 IDsat ， 曲线为水平直线。

④ 击穿区：当 VDS 继续增大到 BVDS 时，漏结发生雪崩击穿，或者漏源间发生穿通， ID 急剧增大

以 VGS 作为参变量得到不同 VGS 下的 VDS ~ ID 曲线族，就是 MOSFET的输出特性曲线

将各条曲线的夹断点用虚线连接起来，虚线左侧为非饱和区，虚线右侧为饱和区

阈电压：使栅下的硅表面处开始发生强反型时的栅压称为阈电压（或开启电压），记为 VT

强反型：当硅表面处的少子浓度达到或超过体内平衡多子浓度时，称表面发生了 强反型

理想 MOS 结构当 VG = 0 时的能带图

实际 MOS 结构当 VG = 0 时的能带图

实际 MOS 结构当 VG = VFB 时的能带图

实际 MOS 结构当 VG = VT 时的能带图

强反型：表面处少子 浓度达到或超过体内 平衡多子浓度

MOS 结构 的阈电压

阈电压一般表达式的导出

MOS 结构的阈电压

同理，P 沟道 MOSFET 当 VS = 0 ，VB = 0 时的阈电压为

影响阈电压的主要因素

栅氧化层中的电荷面密度 QOX

QOX 与制造工艺及晶向有关。MOSFET一般采用（100）晶面，并在工艺中尽量减小 QOX 。

调整阈电压主要通过改变掺杂浓度（例如离子注入）和改变栅氧化层厚度TOX 来实现。

衬底偏置效应（体效应)

沟道内的载流子（电子）迁移率为常数

强反型近似，即认为当表面少子浓度达到体内平衡多子浓度时沟道开始导电

QOX 为常数，与能带的弯曲程度无关

漏极电流的一般表达式

沟道电子电荷面密度 Qn

外加VD（大于VS ）后

漏极电流的精确表达式

亚阈区的定义

但实际上当 VGS < VT 时，MOSFET仍能微弱导电，这称 为亚阈区导电。这时的漏极电流称为亚阈电流

MOSFET的亚阈区特性

在亚阈区，表面弱反型层中的电子浓度较小，所以漂移电流很小；但电子的浓度 梯度却很大，所以扩散电流较大。因此在计算IDsub 时只考虑扩散电流而忽略漂移电流

亚阈区栅源电压摆幅 S

定义：亚阈区的转移特性半对数斜率的倒数称为亚阈区栅源电压摆幅，记为 S

S 的意义：使IDsub 扩大 e 倍所需的VGS 的增量。反映了栅压对亚阈区电流的控制能力 对于作为开关管使用的 MOSFET，要求 S 的值要尽量小

阈电压 VT

饱和漏极电流 IDSS

截止漏极电流

只适用于增强型 MOSFET，表示当 VGS = 0 ，外加 VDS 后的亚阈电流与 PN 结反 向电流引起的微小电流

通导电阻 Ron

表示当 MOSFET 工作于线性区，且 VDS 很小时的沟道电阻。当 VDS 很小时，ID 可表示为

栅极电流 IG

表示从栅极穿过栅氧化层到沟道之间的电流。栅极直流电流IG 极小，通常小于 10-14 A

漏源击穿电压BVDS

漏 PN 结雪崩击穿

由于在漏、栅之间存在 附加电场，使栅极下面漏PN结 耗尽区内的电场增大，因此 MOSFET 的漏源击穿电压远低 于相同掺杂和结深的 PN 结雪崩击穿电压。 当衬底掺杂浓度小于 1016 cm-3 后，BVDS就主要取决于 VGS 的极性、大小和栅氧化层的厚度 TOX

随着栅极电压的增加，由漏PN结耗尽区指向栅极的电力线将减少，电场集中得到缓解，漏 源击穿电压将增大

源、漏之间的穿通

漏PN结尚未发生雪崩击穿，但是耗尽区已经扩展到源区，称为源漏穿通，此时也会 出现大的漏极电流。设沟道长度等于漏PN结耗尽区宽度

栅源击穿电压BVGS

BVGS 是使栅氧化层发生击穿时的 VGS

BVGS 大致正比于栅氧化层厚度 TOX ，当 TOX = 150 nm 时 ，BVGS 约为 75 ~ 150 V 。 但实际上由于氧化层的缺陷与不均匀 ，应至少加 50% 的安全系数由于 MOS 电容上存贮的电荷不易泄放，且电容的值很小，故很少的电荷即可导 致很高的电压，使栅氧化层被击穿。由于这种击穿是破坏性的 ，所以 MOSFET 在存 放与测试时，一定要注意使栅极良好地接地

阈电压的温度特性

漏极电流与温度的关系

总的说来，MOSFET 有较好的温度稳定性

跨导

跨导代表转移特性曲线的斜率

漏源电导 gds

是输出特性曲线的斜率

电压放大系数 µ

特点：饱和漏源电压与 L 无关

特点：饱和漏源电压正比于 L，将随 L 的缩短而减小

速度饱和对饱和漏极电流的影响

速度饱和对跨导的影响

衬底电流 Isub

夹断区内因碰撞电离而产生电子空穴对，电子从漏极流出 成为ID 的一部分，空穴则由衬底流出而形成衬底电流Isub 。

击穿特性

第一类击穿：正常雪崩击穿

BVDS 随VGS 的增大而增大，且是硬击穿。 主要发生在 P 沟道 MOSFET（包括短沟道） 与长沟道 N 沟道 MOSFET 中

第二类击穿：横向双极击穿

BVDS 随 VGS 的增大先减小再增大，其包络线 为 C 形，并且是软击穿，主要发生在 N 沟道短 沟道 MOSFET 中

横向双极击穿产生原因

为什么击穿曲线具有C形包络？

Isub 随 VGS 的增大先增加再减小

为什么 N 沟道 MOSFET 更容易发生横向双极击穿

N沟道MOSFET的Isub 随更大，衬底电阻更大

热电子效应

热电子：沟道中漏附近能量较大的电子

特点：热电子若具有克服Si ~ SiO2间势垒 ( 约 3.1 eV ) 的能量，就能进入栅氧化层。这些 电子中的一部分从栅极流出构成栅极电流 IG ，其余部分则陷在 SiO2的电子陷阱中

影响：陷在 SiO2中的电子随时间积累，长时期后将对 MOSFET 的性能产生影响。

MOSFET的发展方向

MOSFET的发展趋势是沟道长度不断缩短，因 为能够获得集成电路性能和集成度的提高。这种发 展趋势可以用摩尔定律来描述：MOS集成电路的 集成度每18个月翻一番，最小线宽每6年下降一半。 目前的最小线宽已达到14nm。 因此，MOSFET的发展过程，就是在不断缩短沟道长度的同时，尽量设法消除或削 弱短沟道效应的过程。 MOSFET的沟道长度缩短采用按比例缩小法则。 但是，沟道长度的缩短可能带来短沟道效应。为了消除或削弱短沟道效应，新结构 MOSFET 不断被提出，如 FinFET 等

恒场按比例缩小法则

恒场：等比例缩小后的MOSFET内部电场仍与未缩小的MOSFET相同

恒场按比例缩小法则的局限性

其它按比例缩小法则