| 《计算机组成原理》期末不挂科 | 您所在的位置：网站首页 › 关于期末不挂科的句子 › 《计算机组成原理》期末不挂科 |
《计算机组成原理》期末不挂科
|
考前知识点整理
select questionfilll blankshort questioncalculate question考前秘籍ROM与RAM的区别如何保证CPU要找的数据都在cache中？存储器的技术指标虚拟存储器的大小硬盘的技术指标简述cache的工作原理什么样的指令格式更适合流水线方式？控制器有哪两种实现方式？各有何优缺点？如何找到指令对应的第一条微指令？水平型微指令与垂直型微指令的比较试简述时钟周期、机器周期、指令周期之间的关系计算机系统五层层次结构从下到上分别由哪五层组成？当一个磁盘存满后，信息是在同一个盘面的下一个磁道存放，还是在同一个柱面的下一个盘面存放？中断方式下，外设任何时候都可以申请中断并马上得到响应吗？已知某机采用微程序控制方式，其控存容量为512×40（位），微程序在整个控存中实现转移，可控制微程序的条件共有12个，微指令采用水平型格式，后继微指令地址采用断定方式。问：微指令字中的三个字段分别是什么，各有多少位。中断接口一般包含哪些基本组成？简要说明它们的作用。
select question
某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数为 +(2^63-1)
长64位的机器字能表示带符号的整数范围为[-2^63-1, 2^63-1] 机器字长：计算机进行一次整数运算所能处理的二进制数据的位数（整数运算即定点整数运算）。 定点整数：参与运算的数的小数点位置固定不变，小数点固定在数的最低位之后。 机器字长为n+1位，数值范围是 -（2^n-1）≤X≤ 2^n-1，所以根据题意最大正整数为+(2 ^ 63-1) 在定点二进制运算器中，减法运算一般通过 补码运算的二进制加法器交叉存储器实质上是一种多模块存储器，它用（流水）方式执行多个独立的读写操作。由若干个独立的存储模块通过交叉编址构成的存储器。有高位交叉存储器和低位交叉存储器两种，前者主要用来扩大存储容量，后者除了扩大存储容量之外，还可以提高速度。 同步控制是 由统一时序信号控制的方式在下面描述的RISC指令系统中正确的表述是 指令长度固定、选取使用频率高的一些简单指令，指令条数少、指令格式种类少、只有取数/存数指令访问存储器多级存储体系由Cache、主存和辅存构成、 每个程序的虚地址空间可以远大于实地址空间，也可以远小于实地址空间、 cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理、 当cache未命中时，CPU可以直接访问主存，而外存与CPU之间则没有直接通路 采用DMA方式传送数据时，每传送一个数据，就要占用一个（存储周期）的时间某计算机字长64位，其存储容量为8MB，若按半字编址，它的寻址范围是 0－2M为了便于实现多级中断，保存现场信息最有效的办法是采用 堆栈流水计算机中将指令cache和数据cache分开，主要是为了 减少指令流水线资源冲突 解决访存冲突某机定点整数格式字长16位（包含一位符号位），当x采用原码表示时，[x]原的最大正数值是 2^15-1 ，最小负数值是 1-2^15 ；若采用补码表示，则[x]补的最大正数值是 2^15-1 ，最小负数值是 -2^15 。（用十进制真值形式填写。）一个组相联映射的Cache，有128块，每组4块，主存共有2^12块，每块64个字，则主存地址共有 18 位，其中主存字块标记应为 7 位，组地址应为 5 位，Cache地址共 13 位。微指令是在一个( CPU周期 )中,使计算机实现一定操作功能的一组微命令的组合。在机器的一个CPU周期中,一组实现一定操作功能的微命令的组合,构成一条 微指令 ,它由 （控制字段）操作控制 和 （下址字段）顺序控制 两部分组成。而一条机器指令的功能是用许多条微指令组成的序列来实现的,该微指令序列通常叫做 微程序。在硬布线控制器中，时序信号采用 主状态周期-节拍电位-节拍脉冲微程序控制器中，时序信号 节拍电位-节拍脉冲CPU中至少要有六类寄存器 指令寄存器（IR）、程序计数器（PC）、地址寄存器（AR）、数据寄存器（DR）、累加寄存器（AC）、程序状态字寄存器（PSW）DMA方式采用以下三种方式：成组连续传送方式（停止CPU访内）、周期挪用、DMA与CPU交替操作方式采用奇校验，假设校验位设置在最高位，0101011的校验码为 1，奇数个1才为0双端口存储器和多体交叉存储器属于并行存储器结构,前者采用空间并行技术 ,后都采用 时间并行。存储器主要技术指标有：存储容量、存取时间、存储周期、存储器带宽。双端口存储器所以能进行高速读/写操作，是因为采用 两套相互独立的读写电路直接映射cache的主要优点是实现简单。这种方式的主要缺点是 如果使用中的2个或多个块映射到cache同一行，命中率则下降从信息流的传输速度来看，（单总线）系统工作效率最低。RISC指令系统的最大特点是：只有取数指令和存数指令访问存储器，其余指令的操作均在寄存器之间进行。汉字的表示方法： 汉字的输入编码，汉字内码，汉字字模码补码加减法，原码一位乘，原码加减交替法阵列乘法器：n * n位需要 n * (n-1)个全加器和n^2个与门SRAM 的存储元是一个触发器，具有两个稳定状态，动态随机存储器DRAM简化存储器有一个MOS晶体管和电容器需要刷新。DRAM存储密度高，常用做主存主存与所在位置无关，辅存有关。多级cache减少访问时间指令由操作码和地址码组成指令分类：数据处理、数据存储、数据传送、程序控制（数据传送类、算数运算类指令、逻辑运算类、程序控制类、输入输出类、字符串类指令、系统控制类指令）程序控制类：条件转移指令：转移条件有 进位标志C，结果为0标志、结果为负，结果溢出、结果奇偶标志。CPU的功能：指令控制、操作控制、时间控制、数据加工CPU的基本组成：运算器和控制器数据缓冲寄存器（DR）、指令寄存器（IR）、程序计数器（PC）、数据地址寄存器（AR）、通用寄存器、程序状态字寄存器（PSWR）水平型微指令与垂直型微指令的比较1）水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令较差 2）水平型微指令执行一条指令时间短，垂直型微指令执行时间长 3）由水平型微指令解释指令的微程序，有微指令字较长而微程序短的特点。垂直型相反 水平型微指令用户难以掌握，而垂直型微指令与指令比较相似易掌握 流水线分类：指令流水线、算术流水线、处理机流水线。资源相关，数据相关，控制相关。有效存储区域=（外径-内径）/ 2道密度*有效存储区域=圆柱面=磁道数盘组总容量：内层/外层磁道周长=2 * PI * R 每道信息量 = 道密度 * 道周长 每面信息量=每道信息量 * 磁道数(柱面数) 盘组总量=盘面数*每面信息量 磁盘内部数据传输率=每条磁道容量N * 磁盘转速r=6000/60 * 3454 B/s 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（ 冯·诺依曼 ）计算机。以下有关运算器的描述，（ 算术运算与逻辑运算 ）是正确的。EEPROM是指 电擦除可编程只读存储器当前的CPU由（控制器、运算器、cache）组成。CPU中跟踪指令后继地址的寄存器是 程序计数器（PC）冯·诺依曼机工作的基本方式的特点是 按地址访问并顺序执行指令冯诺依曼体系结构的特点是： (1)计算机处理的数据和指令一律用二进制数表示 (2)顺序执行程序： 计算机运行过程中，把要执行的程序和处理的数据首先存入主存储器（内存），计算机执行程序时，将自动地并按顺序从主存储器中取出指令一条一条地执行，这一概念称作顺序执行程序。 (3)计算机硬件由运算器、控制器、存储器、输入设备和输出设备五大部分组成。 在机器数（ 移码，补码）中，零的表示形式是唯一的。计算机中所有数均以补码形式存储 0原码是0000 -0原码是1000 0反码是0000 -0反码是1111 0补码是0000 补码没有正0与负0之分。 补码1000表示的是负8 反码=符号位不变，数字为取反 补码=反码+1 移码=补码对符号位取反。 均是负数的规则 正数原码=补码=反码 移码的定义： x = 2^n + x 其中，x为真值，n为整数的位数 +0的移码就是2^5 + 0 = 1,00000 -0的移码就是2^5 - 0 =1,00000 可见两者相等 主存储器和CPU之间增加cache的目的是 解决CPU和主存之间的速度匹配问题单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用 隐含寻址方式零地址：只有操作码，而没有地址码，比如停机指令不需要操作数 一地址：只有一个地址码，指定一个操作数的地址，另一个操作数是隐含的。累加寄存器AC中的数据为隐含的操作数。 二地址：称为双操作数指令，有两个地址码字段A1，A2，指明参与操作的两个数在内存或运算器中通用寄存器的地址。 三地址：A1：被操作数地址，源操作数、A2为操作数地址，终操作数，A3位存放结果的地址。 汇编语言：对程序员的训练要求来说，需要硬件知识 汇编语言对机器的依赖性高 汇编语言编写的程序执行速度比高级语言慢 交叉存储器实质上是一种多模块存储器，它用（ 流水 ）方式执行多个独立的读写操作。寄存器间接寻址方式中，操作数在 主存单元寄存器间接寻址方式中，寄存器内存放的是操作数的地址，而不是操作数本身，即操作数是通过寄存器间接得到的，因此称为寄存器间接寻址。操作数放在RAM某个存储单元中，该单元的地址又放在寄存器R0或R1中。 外围设备三个基本组成部分的是 存储介质、驱动装置、控制电路运算器的核心功能部件是 ALU双端口存储器所以能进行高速读/写操作，是因为采用 两套相互独立的读写电路微程序控制器中，机器指令与微指令的关系是 每一条机器指令由一段微指令编写的微程序来解释执行在微指令控制的微程序中, 每一条机器指令有且仅由一段微指令编写的微程序来解释执行 微程序控制器中，机器指令与微指令的关系是“每条机器指令由一段微指令编程的微程序来解释执行”，其中机器指令是提供给用户编程的最小单位，而微指令是一组有特定功能的微命令的集合，通常且二进制编码表示。 请从下面浮点运算器中的描述中选出两个描述正确的句子 浮点运算器可用两个松散连接的定点运算部件——阶码部件和尾数部件来实现。阶码部件可进行阶码相加和相减操作。存储单元是指 存放1个机器字的所有存储元集合/存放1个字节的所有存储元集合。在存储器中有大量的存储元，把它们按相同的位划分为组，组内所有的存储元同时进行读出或写入操作，这样的一组存储元称为一个存储单元。一个存储单元通常可以存放若干存储元即若干字节；存储单元是CPU访问存储器的基本单位。 存放一个机器字的存储单元，通常称为字存储单元，相应的单元地址称为子地址，而存放一字节的单元，称为字节存储单元，相应的地址称为字节地址。 如果计算机中编址的最小单位是字存储元，那就是按字编址的计算机。如果编址最小单位是字节，则是按字节编址的计算机。一个机器字包含若干字节，所以一个存储元可以占用若干个能够单独编址的字节地址。 例如：一个16位二进制的字存储单元，包含两个字节，当用字节编址方式时，该字就占两个字节地址。 存储元是存储器中最小存储单元，它的作用是用来存放一位二进制代码0或1。任何具有两个稳定状态（双稳态）的物理器件都可以来做存储元。 用于对某个寄存器中操作数的寻址方式为 寄存器直接操作数位于寄存器中，操作数所在的寄存器编号存放在指令的地址字段A中 这种称为寄存器直接寻址 指令周期是指 CPU从主存取出一条指令加上执行一条指令的时间指令周期的基本概念：CPU从内存取出一条指令并执行这条指令的时间总和。 指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间。指令不同，所需的机器周期数也不同。对于一些简单的的单字节指令，在取指令周期中，指令取出到指令寄存器后，立即译码执行，不再需要其它的机器周期。对于一些比较复杂的指令，例如转移指令、乘法指令，则需要两个或者两个以上的机器周期。通常含一个机器周期的指令称为单周期指令，包含两个机器周期的指令称为双周期指令。 CPU周期: 又称机器周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。 时钟周期:通常称为节拍脉冲或T周期。 一个CPU周期包含若干个时钟周期。 程序控制类的指令功能是 改变程序执行的顺序程序控制类指令的功能是改变程序执行的顺序。程序控制一般使用在计算机领域，是CPU对I/O设备的一种控制方法。程序控制方式是指在程序控制下进行的数据传递方式。 指令周期是指 CPU从主存取出一条指令加上执行一条指令的时间指令周期用若干个CPU周期数表示，CPU周期又称为机器周期。CPU访问一次内存所用时间较长，因此通常用内存中读取一个指令字的最短时间规定CPU周期。一个CPU周期时间包含若干时钟周期（T周期或节拍脉冲，它是处理操作的最基本单位）这些Ti周期的总和规定一个CPU周期的时间带宽。 动态 RAM 的特点是 每个隔一定时间需要刷新静态RAM（SRAM）速度快，只要电源存在内容就不会自动消失。其基本存储电路为6个MOS管组成1位，因此集成度相对较低，功耗也较大。一般高速缓冲存储器用它组成。 动态RAM（DRAM）的内容在0-6s之后会自动消失，因此必须在内容消失之前进行刷新。基本组成有一个晶体管一个电容，因此集成度高，成本较低，另外耗电也少，因此他需要 一个额外的刷新电路。DRAM速度较慢，一般用于内存。 运算器的核心功能部件是 ALU运算器的核心部件是算术逻辑单元，简称ALU。 算术逻辑单元（Arithmetic&logical Unit）是中央处理器(CPU)的执行单元，是所有中央处理器的核心组成部分，由"And Gate"（与门） 和"Or Gate"（或门）构成的算术逻辑单元，主要功能是进行二位元的算术运算，如加减乘(不包括整数除法)。 寄存器间接寻址方式中，操作数在 主存单元寄存器间接寻址方式中，寄存器内存放的是操作数的地址，而不是操作数本身，即操作数是通过寄存器间接得到的，因此称为寄存器间接寻址。 在系统总线的数据线上，不可能传输的是 握手(应答)信号总线包括片内总线、系统总线、通信总线。 系统总线的“数据线”包括数据总线、地址总线、控制总线。应答信号在通信总线传输。 虚拟存储器只是一个容量非常大的存储器的逻辑模型，并不是任何实际的物理存储器。它的作用，主要解决程序需要内存和实际内存之间的矛盾。CPU从主存取出一条指令并执行该指令的时间叫做指令周期,它常用若干个机器周期来表示,而后者又包含若干个时钟周期。DMA方式采用以下三种方式：停止CPU访内、周期挪用、DMA与CPU交替访内。计算机系统中，根据应用条件和硬件资源不同，信息的传输方式可采用以下三种方式：并行、串行、复用。 filll blank 字符信息是符号数据，属于处理（ 非数值 ）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。根据操作数所在位置指出其寻址方式：操作数在指令中，为_立即_ 寻址方式，操作数地址在指令中，为 直接 寻址方式。双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（ 空间 ）并行技术，后者采用（ 时间 ）并行技术。CPU从内存取出一条指令并执行该指令的时间称为（ 指令周期 ），它常用若干个（机器周期（CPU周期） ）来表示，而后者又包含若干个时钟周期。计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（ 汇编语言 ）级、（ 高级语言 ）级。十进制数在计算机内有两种表示形式：（ 字符串 ）形式和（ 压缩的十进制数串 ）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有（ 纯小数 ）和（纯整数 ）两种表示方法。分别是定点数与浮点数。 所谓定点数，就是指小数点固定的数。例如我们生活中对金钱的描述就是典型的定点数格式。 所谓浮点数，就是指小数点浮动、不固定的数。科学计数法就是最典型的浮点数应用。 两者的区别主要在于：表示的精度与范围不同，对于相同的存储空间而言，浮点数的精度更高、有效范围更小；在计算机中运算的效率不同，浮点数的运算实现复杂、效率低下，因此一般需要在cpu中添加专门的浮点运算单元。 对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即 （ Cache ）、（ 主存 ）、（ 外存 ）。一个较完善的指令系统，应当有（ 数据处理 ）、（ 数据存储 ）、（ 数据传送 ）、（ 程序控制 ）四大类指令。CPU中保存当前正在执行的指令的寄存器是（ 指令寄存器 ），指示下一条指令地址的寄存器是（ 程序计数器 ），保存算术逻辑运算结果的寄存器是（通用寄存器 ）和（ 状态字寄存器 ）。在计算机术语中，将ALU控制器和（ 内 ）存储器合在一起称为（ 主机 ）。将ALU控制器和（cache ）存储器合在一起称为（中央处理机）数的真值变成机器码时有四种表示方法，即（ 原码 ）表示法，（ 补码 ）表示法，（ 反码 ）表示法，（ 移码 ）表示法。广泛使用的（ 静态读写存储器 SRAM ）和（ 动态读写存储器DRAM ）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。反映主存速度指标的三个术语是存取时间、（ 存取周期 ）和（ 存储器带宽 ）。CPU从（ 主存 ）取出一条指令并执行这条指令的时间和称为（ 指令周期 ）。RISC指令系统的最大特点是：只有（ 取数 ）指令和（ 存数 ）指令访问存储器。直接使用西文键盘输入汉字，进行处理，并显示打印汉字，要解决汉字的（输入编码 ）、（ 汉字内码 ）和（ 汉字字模码 ）三种不同用途的编码。形成操作数或指令地址的方式，称为（ 寻址方式 ）。主存储器的技术指标有（ 存储容量 ），（ 存取时间），（ 存储周期 ），（ 存储器带宽 ）。高速缓冲存储器与主存储器之间的地址映射方式有三种：（ 全相联映射 ）、（ 直接映射 ）、（ 组相联映射 ）CPU从主存取出一条指令并执行该指令的时间叫（ 指令周期 ），它通常包含若干个（ 机器周期 ），而后者又包含若干个（ 时钟周期 ）。在计算机系统中，多个系统部件之间信息传送的公共通路称为（ 总线 ）。就其所传送信息的性质而言，在公共通路上传送的信息包括（ 数据 ）、（ 地址 ）、（ 控制 ）。机器指令对四种类型的数据进行操作。这四种数据类型包括（地址 ）型数据、（ 数值 ）型数据、（ 字符 ）型数据、（ 逻辑 ）型数据。指令格式是指令字用二进制代码表示的结构形式，通常由（操作码字段）和（地址码字段）组成。在硬布线控制器中，时序信号采用（主状态周期-节拍电位-节拍脉冲）三级体制。在微程序控制器中，一般采用较简单的（节拍电位 ）、（ 节拍脉冲 ）二级时序体制。CPU是计算机的中央处理部件，具有（ 指令控制 )( 操作控制 ）（时间控制）（数据加工）的功能。第 3 代计算机的逻辑器件，采用的是 中小规模集成电路 以 8086 微处理器为 CPU 的微机是32位的微计算机。在 Cache 容量相等的情况下，直接映像方式比组映像方式的命中率 低。全相联的缺点是：比较器电路难于设计和实现。只适合小容量cache采用。优点是存放位置的灵活性命中率好。 直接映射方式的优点是：硬件简单，成本低。缺点是;每个主存块只有一个固定的行位置可存放！ 组相联映射方式融合了前两者的优点。尽量避免了它们的缺点。普遍采用这种方式。 直接映射方式是Cache不够灵活，得不到充分利用,自然命中率低，但是成本低，易实现。 组映像方式是直接映射方式和全相联映射方式（看2L）的折中办法。 RISC 的三个基本要素是：一个有限的简单的指令集； CPU 配备大量的通用寄存器；强调对指令流水线的优化。特征 使用等长指令，目前典型长度为4个字节 寻址方式少且简单，一般为2-3种； 绝不出现存储器间接寻址方式 只有取数指令、存数指令访问存储器 指令集中的指令数目一般少于100种，指令格式一般少于4种 指令功能简单； 控制器多采用硬布线方式，以期更快的执行速度 平均而言，所有的指令的执行时间为一个处理时钟周期 强调通用寄存器资源的优化使用 在下列常用术语后面，写出相应的中文名称： CISC：Complex Instruction Set Computer”，即“复杂指令系统计算机” BCD Binary-Coded Decimal 二进制的数字编码形式、 DMA (Direct Memory Access，直接存储器访问) 、 ROM 只读存储器。CPU功能：指令控制、操作控制、时间控制、数据加工。在浮点数编码表示中，基数在机器数中不出现，是隐含的。定点数做补码加减运算时，其符号位是 与数位一起参与运算机器数用补码表示的好处： 原码简单，适用于乘除运算，但用原码表示的数进行加减法运算比较复杂。 补码，减法运算可以用加法来实现， 例如 ［X-Y］补 = [X]补 +[-Y]补， 且数的符号位也可以当作数值一样参与运算，便于运算结果的正负及是否溢出判断。 因此在计算机中采用补码来进行加减及乘除运算。 在计算机系统中，表征系统运行状态的部件是 程序状态寄存器PSW在定点运算器中， 无论采用双符号位还是单符号位， 必须有 溢出判断电路，它一般用异或门来实现。补码 10100 算术右移一位后，其结果为 11010负数补码的算数移位 右移：高位补1，低位舍弃 左移：低位补0，高位舍弃 用8位补码表示整数-126的机器码算术右移一位后的结果是多少?126的二进制是01111110,所以-126的补码是126的二进制码“取反加1”, 为10000010. 算术右移一位,因为左边的符号位为1,所以左边补上1,得到11000001,符号位为1,是某负数的补码,将其“减1取反”,得到其绝对值的二进制码为00111111,即63,所以该负数为-63. 采用虚拟存储器的主要目的是 扩大存储器空间，并能进行自动管理动态 RAM 的特点是 每隔一段时间需要刷新 信息必须在不断再生的帮助下才能保持如果有多个中断同时发生， 系统将根据中断优先级响应优先级最高的中断请求。 若要调整中断的响应顺序，可以利用 中断屏蔽在逻辑代数中， 0 和 1 表示两个对立的逻辑状态（True or False），不是数值 0 和 1。一个更高优先级的中断请求不可以中断另一个中断处理程序的执行。二进制译码也叫：全译码组合逻辑电路： 任一时刻的输出状态仅取决于该时刻输入状态的组合，而和电路原来的状态无关。电路中不含记忆单元（触发器）。触发器是有记忆功能的逻辑部件。输出状态不只与现时的输入有关，还与原来的输出状态有关。微命令：控制部件通过控制线向执行部件发出各种控制命令，称为微命令。而执行部件接收微命令后所进行的操作称为微操作。一组实现一定操作功能的微命令组合，构成一条微指令，有顺序控制和操作控制。机器指令和微指令的关系归纳如下： 一条机器指令对应一个微程序，这个微程序是由若干条微指令构成的。因此，一条机器指令的功能是若干条微指令组成的序列来实现的。简而言之，一条机器指令所完成的操作划分成若干条微指令来完成，由微指令进行解释和执行。 short question 指令和数据都用二进制代码存放在内存中，回答CPU如何区分读出的代码是指令还是数据。1）从时间上说，取指令事件发生在指令周期的第一个CPU周期中，即发生在‘取指令’阶段，而取数据事件发生在指令周期的后面几个CPU周期中，即发生在‘执行指令’阶段 2）从空间上说，如果取出的代码是指令，那么一定送往指令寄存器，如果取出的代码是数据，那么一定送往运算器。 计算机可以从时间和空间两方面来区分指令和数据： 在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据， 在空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器 试简述微程序控制器的核心部件？以及其工作原理。微程序控制器组成中的核心部件是控制存储器(CM)，由ROM器件实现，用于存放实现全部指令系统的微程序。 微程序控制器的工作原理：是依据读来的机器指令的操作码找到与之对应的一段微程序的入口地址，并按由指令具体功能所确定的次序，逐条从控制存储器中读出微指令，以“驱动”计算机各功能部件正确运行。 某机的指令格式如下所示
X为寻址特征位：X=00时，直接寻址；X=01时，用变址寄存器RX1寻址；X=10时，用变址寄存器RX2寻址；X=11时，相对寻址 设(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六进制数），请确定下列指令中的有效地址：①1322H ②2244H 1322H转化为二进制 8.9位为11，所以相对寻址：PC+D=1234H+22H=1256H 2244H转化为二进制 8.9位为10，所以RX2寻址：RX2+D=1122H+44H=1166H 判断以下三组指令中各存在哪种类型的数据相关？ 判断以下三组指令中各存在哪种类型的数据相关？（6分）⑴ I1 LDA R1,A ;M(A)→R1,M(A)是存储器单元 I2 ADD R2,R1 ;(R2)+(R1)→R2 ⑵ I3 ADD R3,R4 ;(R3)+(R4)→R3 I4 MUL R4,R5 ;(R4)×(R5)→R4 ⑶ I5 LDA R6,B ;M(B)→R6,M(B)是存储器单元 I6 MUL R6,R7 ;(R6)×(R7)→R6 RAW WAR WAW
为了解决CPU和主存之间速度不匹配而采用的一项重要技术。 Cache的工作原理是基于程序访问的局部性。 CPU与cache之间的数据交换是以字为单位，而cache与主存之间的数据交换是以块为单位。 当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。 此时cache控制逻辑依据地址判断此字当前是否在 cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。 参见图，这是一个二维中断系统，请问： （1）在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设备的中断优先级。 （2）若CPU现执行设备B的中断服务程序，IM0,IM1,IM2的状态是什么？如果CPU的执行设备D的中断服务程序，IM0,IM1,IM2的状态又是什么？ （3）若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求？
（1）在中断情况下，CPU的优先级最低。各设备优先级次序为：A- B- C- D- E- F- G- H- I- CPU （2）执行设备B的中断服务程序时，IM0IM1IM2=111；执行设备D的中断服务程序时，IM0IM1IM2=011. （3）要使C的中断请求及时得到响应，可将C从第二级取出，单独放在第三极上，使第三极的优先级最高，即令IM3=0即可。 存储系统一般由哪三级组成？分别简述各层存储器的作用（存放什么内容）及对速度、容量的要求。A、主存：存放需要CPU运行的程序和数据，速度较快，容量较大 B：Cache：存放当前访问频繁的内容，即主存某些页的内容复制。速度最快，容量较小； C、外存：存放需联机保存但暂不执行的程序和数据。容量很大而速度很慢 度、容量的要求。 简述时钟周期、机器周期、指令周期之间的关系。机器周期就是时钟周期,对应外部时钟的频率，指令周期是执行一条指令所用的时间,由时钟周期组成，是整数个时钟周期数，时间长短也就是时钟周期数因指令而异，从一到一百多个不等。 执行一条指令当中如果要访问内存或I/O就会启动总线周期，总线周期存在于指令周期中(DMA传送除外)，就像你看电视这段时间中你可能要用遥控器换台一样，总线周期一般占用四个时钟周期，内存或I/O速度跟不上的话就得加入一个或几个时钟周期做为TW状态，总线周期也称读写周期或内存周期 简要指出组合逻辑硬布线控制器和微程序控制器的相同与不同之处。共同点： ①基本功能都是提供计算机各个部件协同运行所需要的控制信号； ②组成部分都有程序计数器PC，指令寄存器IR； ③都分成几个执行步骤完成每一条指令的具体功能。 不同点： 主要表现在处理指令执行步骤的办法，提供控制信号的方案不一样。微程序的控制器是通过微指令地址的衔接区分指令执行步骤，应提供的控制信号从控制存储器中读出，并经过一个微指令寄存器送到被控制部件。组合逻辑控制器是用节拍发生器指明指令执行步骤，用组合逻辑电路直接给出应提供的控制信号。 微程序的控制器的优点是设计与实现简单些，易用于实现系列计算机产品的控制器，理论上可实现动态微程序设计，缺点是运行速度要慢一些。 组合逻辑控制器的优点是运行速度明显地快，缺点是设计与实现复杂些，但随着EDA工具的成熟，该缺点已得到很大缓解 什么是总线？一个单处理器系统中的总线可分为哪几类？多个功能部件共享的信息传输线称为总线。采用总线结构便于部件和设备的扩充，使用统一的总线标准，不同设备间互连将更容易实现。 总线的分类： 总线分为内部总线、系统总线和外部总线。 内部总线指芯片内部连接各元件的总线。 系统总线指连接CPU、存储器和各种I/O模块等主要部件的总线。 外部总线则是微机和外部设备之间的总线。 简述CPU中控制器和运算器的主要功能。运算器的主要功能是对数据进行各种运算，实现算术运算和逻辑运算 。 控制器 由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。 主要功能： 从内存中取出一条指令，并指出下一条指令在内存中位置 对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作； 指挥并控制CPU、内存和输入/输出设备之间数据流动的方向。 I/O接口是什么？简述I/O接口的基本功能。I/O接口是一电子电路(以IC芯片或接口板形式出现 ),其内有若干专用寄存器和相应的控制逻辑电路构成。它是CPU和I/O设备之间交换信息的媒介和桥梁。 CPU与外部设备、存储器的连接和数据交换都需要通过接口设备来实现，前者被称为I/O接口，而后者则被称为存储器接口。 存储器通常在CPU的同步控制下工作，接口电路比较简单；而I/O设备品种繁多，其相应的接口电路也各不相同，因此，习惯上说到接口只是指I/O接口。 基本功能 进行端口地址译码设备选择。 向CPU提供I/O设备的状态信息和进行命令译码。 进行定时和相应时序控制。 对传送数据提供缓冲，以消除计算机与外设在“定时”或数据处理速度上的差异。 提供计算机与外设间有关信息格式的相容性变换。提供有关电气的适配 还可以中断方式实现CPU与外设之间信息的交换 calculate question 某磁盘存储器转速为3000转/分，共有4个记录面，每道记录信息为12288B，共有275道。计算：磁盘存储器的存储容量为多少字节，磁盘数据传输率是多少。非格式化容量＝每一个记录面的磁道数×记录密度×最内圈磁道周长×记录面数 存储容量：12288* 275* 4=13516800B 数据传输率＝每条磁道的容量/旋转一圈的时间 12288*3000/60=614400B/S 某计算机系统的内存储器由cache和主存构成，cache的存储周期为30ns，主存的存取周期为150ns。已知在一段给定的时间内，CPU共访问内存5000次，其中400次访问主存。问： ① cache的命中率是多少？ ② CPU访问内存的平均时间是多少ns？ ③ cache-主存系统的效率是多少？命中率=4600/5000=0.92 平均访问时间=命中率 * cache访问时间+未命中*主存访问时间 0.92 * 30+0.08 * 150=3.96ns 访问效率=命中时cache的访问时间/平均访问时间=tc/ta=30/39.6=75% r = tm/tc=主存与cache的访问时间之比 访问效率e = 1/r+(1-r)*h(命中率) 设有两个浮点数x=2 Ex ×Sx ， y=2 Ey ×Sy ，Ex=(－10)2，S x=(+0.1001)2 , Ey=(+10)2 ,Sy= (+0.1011)2，若尾数4位，数符1位，阶码2位，阶符1位，求 x+y =？并写出运算步骤及结果。 0操作数检查 操作数为0则不必计算下列操作比较阶码大小并对阶 尾数右移，阶码+1，小数点左移 尾数左移会引起高位丢失，因此右移减小误差 小阶向大阶看齐 右移位数等于阶差尾数进行加减运算结果规格化并进行舍入处理 01./10.称为溢出，将尾数右移，小数点左移阶码+1实现规格化，当尾数不是1.M时需向左规格化. 0舍1入，最低有效位
主存的块大小与cache行大小相同，tag标记位数就是主存可以分多少个cache。 考前秘籍 ROM与RAM的区别RAM-RamdomAccessMemory 易挥发性随机存取存储器，高速存取，读写时间相等，且与地址无关，如计算机内存等。 ROM-Read Only Memory只读存储器。断电后信息不丢失，如计算机启动用的BIOS芯片。存取速度很低，（较RAM而言）且不能改写。由于不能改写信息，不能升级，现已很少使用。 ROM和RAM是计算机内存储器的两种型号。 ROM表示的是只读存储器，即：它只能读出信息，不能写入信息，计算机关闭电源后其内的信息仍旧保存，一般用它存储固定的系统软件和字库等。 RAM表示的是读写存储器，可其中的任一存储单元进行读或写操作，计算机关闭电源后其内的信息将不在保存，再次开机需要重新装入，通常用来存放操作系统，各种正在运行的软件、输入和输出数据、中间结果及与外存交换信息等，我们常说的内存主要是指RAM 如何保证CPU要找的数据都在cache中？局部性原理 提高cache的命中率，提高数据空间局部性，比如数据分段后集中处理。 利用好时间局部性和空间局部性（最近访问的信息很可能还要被访问）（最近访问的信息的临近地址信息也可能被访问） 存储器的技术指标存储容量、存取时间、存储周期、存储器带宽。 虚拟存储器的大小虚存大小仅与辅存大小有关 硬盘的技术指标存储密度、存储容量、平均寻址时间、平均存取时间、数据传输率 简述cache的工作原理cache为了解决CPU和主存之间速度不匹配而采用的一项重要技术。 Cache的工作原理是基于程序访问的局部性。 CPU与cache之间的数据交换是以字为单位，而cache与主存之间的数据交换是以块为单位。 当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。 此时cache控制逻辑依据地址判断此字当前是否在 cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。 什么样的指令格式更适合流水线方式？定长指令字和定长操作码使得每条指令的预取和译码操作时间完全一致，便于流水线控制；指令类型少，操作数地址规整，便于规划操作数步骤。RISC指令设计风格更适合流水线方式。 控制器有哪两种实现方式？各有何优缺点？一是硬布线控制器，二是微程序控制器。 硬连线路控制器的优点是速度快，适合于实现简单或规整的指令系统。缺点是它是一个多输入多输出的巨大逻辑网络，结构庞杂，实现困难，维护不易。 微程序控制器采用了存储程序原理，所以每条指令都要从控存中取一次，特点是规整性、易维护、灵活，但速度慢。 如何找到指令对应的第一条微指令？对读取的机器指令的操作码进行译码，得到其微程序的入口地址，按由指令具体功能所确定的次序，找到第一条微指令 微程序控制器中，微程序由若干条微指令组成，存放在控制存储器中；相应指令的第一条微指令的地址由操作码译码得到，之后下一条微指令的地址由微指令的下址字段指出。 水平型微指令与垂直型微指令的比较1）水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令则较差。 2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。 3）由水平型微指令解释指令的微程序，有微指令字较长，而微程序短的特点。垂直型微指令则相反，微指令字较短而微程序长。 4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，易掌握。 试简述时钟周期、机器周期、指令周期之间的关系一个指令周期可以包含多个机器周期（CPU周期），一个机器周期又包含多个时钟周期。 计算机系统五层层次结构从下到上分别由哪五层组成？高级语言级、汇编语言级、操作系统级、一般机器级、微程序设计级； 当一个磁盘存满后，信息是在同一个盘面的下一个磁道存放，还是在同一个柱面的下一个盘面存放？同一个柱面的下一个盘面 中断方式下，外设任何时候都可以申请中断并马上得到响应吗？中断方式下，外设发出中断请求的时机是由外设接口中的中断逻辑决定， 不受CPU限制。但何时响应中断与CPU执行指令过程相关。CPU总是在一条指令执行完、取下条指令之前查询有无中断请求。如果是开中断状态、且有未被屏蔽的中断请求，则在一条指令执行结束后响应。如果是关中断状态，则不会再响应其他中断。 不是。程序中断方式下，外设何时发出中断请求是由外设接口中的中断产生逻辑决定的，不受CPU的限制，但何时响应中断与CPU执行指令过程有关。CPU总是在一条指令执行完、取下条指令之前去查询有无中断请求。如果此时是开中断状态，并有未被屏蔽的中断请求发生，则CPU自动执行一条隐指令，进入中断响应机器周期，完成关中断、保护断点、取中断向量三个操作。 所以不是任何时候都马上响应中断的，中断响应的条件有三个： （1）CPU处于开中断状态（中断允许触发器EINT置“1”状态）； （2）至少有一个未被屏蔽的中断请求发生； （3）一条指令执行结束。 已知某机采用微程序控制方式，其控存容量为512×40（位），微程序在整个控存中实现转移，可控制微程序的条件共有12个，微指令采用水平型格式，后继微指令地址采用断定方式。问：微指令字中的三个字段分别是什么，各有多少位。控制字段、判别测试字段、下地址字段 假设判别测试字段中每一位作为一个判别标志，那么由于有12个转移条件，故该字段为12位。 又因为控存容量为512单元，所以下地址字段为9位。则微命令字段（控制字段）是 40-12-9 = 19位。 中断接口一般包含哪些基本组成？简要说明它们的作用。(1)准备就绪触发器（RD）。一旦设备做好一次数据的接收或发送，便发出一个设备动作完成的信号，是RD置1. (2)允许中断触发器（EI）。可以用程序指令来置位。EI为1便可以向向CPU请求中断；EI为0不可以。 (3)中断请求触发器（IR）。它暂存中断请求线上由设备发出的中断请求信号。 (4)中断屏蔽触发器（IM）。是CPU是否受理中断或批准中断的标志。 … 看了郑大的考试题，难度比我们学校要大一点儿，这就是差距吧，当然我们学校的题也有难的部分。嘻嘻 (*￣︶￣) 相信我你我一定不会挂科! 加油！ |
6. 存储系统中加入cache存储器的目的是什么？cache的工作原理。【本文地址】