(二十)【数电】(第六章 时序逻辑电路)计数器 | 您所在的位置:网站首页 › 二进制时钟怎么算 › (二十)【数电】(第六章 时序逻辑电路)计数器 |
文章目录
A 计数器A.a 异步计数器工作原理分析A.b 同步计数器工作原理分析A.c MSI集成计数器示例及其应用A.d 基于MSI MSI计数器的任意进制计数器设计A.e 移位寄存器型计数器
学习资料:
传送门 A 计数器计数器的相关定义 计数器(Counter)是数字设备的基本逻 辑部件,其主要功能是记录输入脉冲的个数。要 求所记录的脉冲一定要“完整”。计数器所能记忆的最大脉冲个数称作该计 数器的“模”,或者可以说是计数器所能表示的状 态总数。模N的计数器即N进制计数器。计数器所能表示的最大数值称为计数器的 容量。计数器应用 计数器分类 1 异步二进制加法计数器 原理分析: 按照二进制加法计数器 规则:若低位是0,则再记 入1时低位应变1;若低位已 经是1,则再记入1时低位应 变0,同时向高位产生进位 信号,使高位翻转一次。 构成方法:触发器接成计数器形式,时钟 CLK加在最低位,高位脉冲接在低位的Q 端或Q ‘ 端。在末位+1时,从低位到高位逐 位进位方式工作。 原则:每1位从“1”变“0”时,向高位发 出进位,使高位翻 用T’触发器构成异步二进制加法计数器最简单。 ![]() ![]() ![]() ![]() 如何用上升沿触发的T’触发器组成异步二进 制加法计数器? 解答:将每一级触发器的进位脉冲改为由Q’端输出。 JK触发器JK=11翻转![]() ![]() 计数器的模,进制,循环长度都是指记录脉冲的个数或计数器的状态总数目。而记数长度和记数容量都是指计数器能记录的最大数值 从某种意义说,计数器就是分频器。 计数器与分频器有何联系与区别:分频器只对固定频率信号进行分频。 2 异步二进制减法计数器 原理分析:二进制减法计数器规 则:若低位是1,则再输 入一个减法计数脉冲后 应翻成0;若低位已经是 0,则再输入一个减法计 数脉冲后应翻成1,同时 向高位发出错位信号, 使高位翻转。 ![]() ![]() ![]() ![]() 如何用T’触发器构成上升沿动作的异步二 进制减法计数器? 解答:只需将T’触发器的Q端引出作相邻高位的时 钟脉冲即可。 ![]() ![]() 小结 用T’触发器构成不同有效沿的异步二进制加/减 法计数器的各级时钟选取规则是: 3 异步十进制计数器 ![]() ![]() ![]() 1 同步二进制加法计数器(时钟信号相同) 原理分析:按照二进制加法计数器规则:若低位是0,则 再记入1时仅低位变1,其余位保持不变;若低位 已经是1,则再记入1时低位应变0,同时向高位产生进位信号,使高位翻转一次。 用T及T’触发器均可构成同步计数器,但T-FF更 为方便。一般用JK-FF作T-FF。 下图公式解释: 每来一个信号 Q 0 Q_0 Q0都要跳一次,所以 T 0 = 1 T_0=1 T0=1,构成T’触发器 ; T 1 : Q 0 为 0 则 T 1 为 0 , Q 0 为 1 则 T 1 为 1 T_1:Q_0为0则T_1为0,Q_0为1则T_1为1 T1:Q0为0则T1为0,Q0为1则T1为1; T 2 T_2 T2:只要 Q 0 和 Q 1 Q_0和Q_1 Q0和Q1还有为0的,那么它们就还能加1,除非 Q 0 Q 1 Q_0Q_1 Q0Q1都为1,否则 Q 2 Q_2 Q2保持不变 T3同理。 ![]() ![]() ![]() ![]() ![]() ![]() ![]() 如果
Q
0
Q_0
Q0为1,有减一的余地,那么T1~T3不变。除非
Q
0
Q_0
Q0为0了,那么就要向Q1借位 功能表考试会提供。 注:74161和74LS161只是 内部电路结构有些区别。 74LS163也是4位二进制加 法计数器,但清零方式是同 步清零。 3 同步二进制可逆计数器74LS191 ![]() ![]() ![]()
以8421码同步十进制计数器为例进行分析: (从设计的角度来分析——) 分解左边的表得到:![]() ![]() ![]() ![]() ![]() 注:74LS160为十进制计数器, 故进位脉冲是在1001时出现的, 而161为十六进制,进位脉冲是在 1111时出现的。 同步计数器优缺点 优点:时钟CP同时触发计数器中的全部触发 器,所以一般不存在竞争-冒险现象,同时工作速 度快,工作效率高; 缺点:电路结构相对复杂。 (2)减法计数器 基本原理:对二进制减法计数器进行 修改,在0000时减“1”后跳变为1001, 然后按二进制减法计数就行了 种常用的MSI集成计数器的主要功能: 1 MSI同步计数器74161 的功能及应用
用74161实现模10加法计数 共有3种解法: (1)置数归0法:利用74161的同步置数端,所置入的数从零开始置数。当Q0~Q3达1001时反馈回(LD)',再来一个时钟上升沿就要进行归零(D0-D3恒为0)。 (3)反馈清零法 二-五-十进制异步计数器74290的功能及应用 S 0 : S_{0}: S0:置0信号 S 9 : S_{9}: S9:置9信号 74290应用举例: ![]() ![]() ![]() ![]() ![]() ![]() ![]() 概念理解 计数器的模:在计数脉冲的驱动下,计数器 中循环的状态个数称为计数器的模。若用N表 示,n位二进制计数器的模为 N = 2 n N=2^n N=2n(其中n为触 发器的个数)。 任意计数器是指模 M ≠ 2 n M ≠ 2^n M=2n,即非模 2 n 2^n 2n计数 器,如七进制、十进制、六十进制等等。 设计任意M进制计数器,可划分为MN两种情况。 若已经有N进制计数器(如74LS161),现在要实现M进制计数器。 用MSI计数器设计MN进制计数器 此时需用多片N进制计数器组合起来,才能构 成M进制计数器。 各片之间(或各级之间)的连接方式可以分为 串行进位方式、并行进位方式、整体置零方式和整 体置数方式几种。 (1)串行 /并行进位方式 串行进位方式: 在串行进位方式中,以低位片的进位信号作为高位片的时钟输入信号。 两片始终同时处于计数状态.。 并行进位方式:在并行进位方式中,以低位片的进位输出信号作为高位片的工作 状态控制信号,两片的计数脉冲接在同一计数输入脉冲信号上。 若M 可以分解成两个小于N的因数乘积,即 M=N1 × N2,(将两个N1和N2计数器连接起来)则可采用串行进位方式或并行进位方式将一个N1进制计数器与一个N2进制计数器连接起 来,构成M进制计数器。
注意: 若要实现的M进制可分解成两个小于N的因数相乘,即M=N1×N2,则先将N进制计数器接成N1进制 计数器和N2进制计数器,再采用串行进位或并行进位方式将两个计数器连接起来,构成M进制计数器。若要实现的M进制(如31进制)不可分解成两个小于N的因数相乘,则要采用整体置零法或整体置数 法构成。(2)整体置零方式 当M为大于N 的素数,不能分解成N1和N2时, 此时可采用整体置零法或整体置数法构成M进制计 数器。 所谓整体置零方式,是指首先将多片N进制计 数器接成一个大于M的计数器,然后在计数器记了 M状态时译出异步置零信号,将两片N进制计数器 同时置零。 001101100101=365;异步,365一闪而过。
1.环形计数器 将移位寄存器首尾相接,则在时钟脉冲信号作用下,数 据将循环右移。 ![]() ![]() ![]() 2. 扭环形计数器 下图为环扭形计数器(也叫约翰逊计数器),
D
0
=
Q
3
′
D_0=Q_3'
D0=Q3′ 计数器应用 1 顺序脉冲发生器 在一些数字系统中,有时需要系统按照事先规定的时间、顺序轮流输出脉冲波形, 这就要求系统的控制部分能给出一组在时间上有一定先后顺序的脉冲信号 能产生这种信号的电路就是顺序脉冲发生器。顺序脉冲发生器也称脉冲分配器或节拍 脉冲发生器,一般由计数器(包括移位寄存器型计数器)和译码器组成。作为时间基 准的计数脉冲由计数器的输入端送入,译码器即将计数器状态译成输出端上的顺序脉 冲,使输出端上的状态按一定时间、一定顺序轮流为1,或者轮流为0. (1)由移位寄存器构成 ![]() ![]() ![]() |
CopyRight 2018-2019 实验室设备网 版权所有 |