【Altium Designer21】DRC规则检查、错误、设置简析

用Altium Designer21绘制完PCB后，会进行DRC检查，然后会提示一些问题，现在就可能出现的一些问题做一下总结，方便日后回看。

1. Clearance Constraint (Gap=10mil) (All),(All) 间隙约束，也就是约束PCB中的电气间距，比如阻容各类元件的焊盘间距小于规则中的设定值，即报警。 规则设置如下： 如上图的表中，可以分别设置走线（Track）、贴片焊盘（SMD Pad）、通孔焊盘（TH Pad）、过孔（Via）、覆铜（Copper）、丝印字符（Text）、孔（Hole），这些两两之间的间距都可以设置约束值。 低速板一般间距是8-10mil 高速板一般间距是4-5mil 2. Short-Circuit Constraint (Allowed=No) (All),(All) 短路约束，即禁止不同网络的电气相接触。

3. Un-Routed Net Constraint ( (All) ) 未布线网络。

4. Modified Polygon (Allow modified: No), (Allow shelved: No) 多边形覆铜调整未更新。这项检查是放置在电源分割、模拟地数字地分割时候，调整了分割范围、边框外形而未更新覆铜。 这个错误还是比较明显能够肉眼察觉，出现此错误时，执行菜单Tools->Polygon Pours->Repour Selected，对已选择的错误覆铜执行重新覆铜，或者选择Repour All对整个PCB的覆铜区域全部重新覆铜：

5. Width Constraint (Min=6mil) (Max=100mil) (Preferred=6mil) (All) 布线线宽约束。 规则设置如下： 6. Hole Size Constraint (Min=11.811mil) (Max=196.85mil) (All) 孔大小约束。这个参数主要是影响到PCB制板厂对钻孔工艺，对于设置太小或者太大的孔，制板厂未必会有这么细的钻头或者这么精准的工艺，同时也未必有太大的钻头。 规则设置如下图：

7. Hole To Hole Clearance (Gap=10mil) (All),(All) 孔到孔之间的间距约束规则。 有时候元器件的封装有固定孔，而与另一层的元件的固定孔距离太近，从而报错。 如下图中，TF卡座的定位孔与背面的贴片按键固定孔距离太近，出现违反规则的警告：

8. Minimum Solder Mask Sliver (Gap=5mil) (All),(All) 最小阻焊间隙。 一般的在焊盘周围都会包裹着阻焊层，组焊层存在的目的是生成工艺中，阻焊油、绿油的开窗范围。如下图中的D1两个焊盘，周围的紫色外框就是阻焊层，而与下边一个焊盘的组焊层距离小于9mil，而报警。 规则设置如下图 9. Silk To Solder Mask (Clearance=4mil) (IsPad),(All) 丝印到阻焊距离。 如下图，丝印时一条在Topoverlay的导线（制板后，该丝印是在PCB板表面的，一般白色），与阻焊层距离太近。 设置如下图、默认为10mil

10. Silk to Silk (Clearance=5mil) (All),(All) 丝印与丝印间距。 设置如下： 11. Net Antennae (Tolerance=0mil) (All) 网络天线。 这个规则的是指某些网络如果走线走到一半，并且走线长度超过设定值，而没有另一头接应，就形成天线效应。 如下图中的R6电阻的Pin2管脚，多出一根线而未走完或者本该不再走线，这样就致使天线效应的警报。 天线效应规则约束，可以设定走线长度阈值，并且超过此阈值则认为存在天线效应风险而产生警告：