Mvb中继器的制作方法

发明内容 本实用新型的目的，在于设计一种能够进行MVB总线数据再生放大，并且能够连接两个不同物理介质的中继器。 本实用新型的技术解决方案是这样实现的一种MVB中继器，其特征在于由物理接口I、逻辑控制单元和物理接口II所组成，其中所述的物理接口I有接脚OC1、SF1、ICA1和ICB1；物理接口II有接脚OC2、SF2、ICA2和ICB2，物理接口I与物理接口II的接脚分别与逻辑控制单元的I/O端口相连接，而物理接口I的输入端与1段MVB总线连接；物理接口II的输入端与2段MVB总线连接；所述的逻辑控制单元则由编码器、解码器、方向识别器和开关组成，MVB总线信号由物理接口I、II接收和驱动，经逻辑控制单元处理后，使其沿着解码器→编码器→物理接口的通路在方向识别器和开关的控制下，实现MVB工业总线信号的双向传输。 所述的逻辑控制单元电路中每个方向上都设置两个解码器，并联于通路中，以满足MVB总线双通道冗余设计的需要。 与现有技术相比较，本实用新型的优点是显而易见的，它解决了现有技术中的中继器不能连接两种不同物理介质的难题，同时实现了总线数据的再生与放大以及不同物理介质连接的目的。

图1是本实用新型的MVB中继器结构框图；图2是本实用新型逻辑控制单元的结构框图；图3是本实用新型物理接口的电气原理图；图4是本实用新型的逻辑控制单元的电气原理图。 图中1、物理接口I，2、物理接口II，3、编码器，4、编码器，5、解码器，6、解码器，7、解码器，8、解码器，9、方向识别器，10、开关，11、开关。 具体实施方式 如图1～图4所示的MVB中继器，其核心部分由一块电路板及其上面的元件构成。此电路板加上外壳即可成为独立的中继器模块；也可将中继器电路板和其它MVB设备全部插入机箱内，共同构成机箱级的产品。 MVB中继器按逻辑分为物理接口1、逻辑控制单元以及物理接口2共三个部分。物理接口1和物理接口2可以根据应用需要分别各自采用EMD，ESD或光纤介质。逻辑控制单元由FPGA器件实现。FPGA是一种可编程逻辑器件，通过编程，可以在一片FPGA中实现成千上万个组合逻辑电路和时序逻辑电路。FPGA内部各功能模块采用VHDL语言编程实现，VHDL语言是采用软件方式实现硬件功能的语言。 MVB中继器的基本功能是将1段MVB总线的数据接收并还原，将还原的信号输出到2段MVB总线上，或者将2段MVB总线的数据接收并还原，将还原的信号输出到1段MVB总线上。上述两种功能是同时存在的。其工作原理如下1物理接口物理接口是MVB信号的驱动与接收部分，也就是将逻辑控制单元的编码器输出的电平信号转变为相应物理介质的电气差分信号或光信号，或者将相应物理介质的信号转换为逻辑控制单元的解码器能识别的电平信号。同时物理接口也要实现中继器的核心电路和外部MVB总线的电气隔离。ESD介质是采用光耦元件隔离的电气短距离物理介质，EMD是采用通信变压器隔离的电气中距离介质，光纤介质总线上不存在电信号，因此不存在与核心电路隔离的问题。 2解码器MVB的数据速度为1.5M位/秒，即每位(BT)的时间为0.667微秒，MVB链路层数据以帧为基本单位，除帧头帧尾外，MVB的数据帧全部为标准曼彻斯特码。根据帧为主帧或从帧，帧头有不同的编码。MVB的帧尾为0.75BT+125μS的低电平。 解码器用于将MVB输入信号进行再生与优化，使信号线上可能存在的0.125us的失真的曼彻斯特信号经过调整变成标准的曼彻斯特信号。如果MVB上的信号没有畸变，则输出与输入信号形状完全一致，只是输出信号比输入信号延迟若干时间。如果有畸变，用曼彻斯特码的跳变进行同步。并还原成标准的曼彻斯特码。由于MVB总线是双通道冗余的，因此中继器的每个方向有两个解码器。 3开关此模块完成电气冗余线路的切换。即在最后一个有效主帧或最后一个替换之后的1.4ms时间内设备没有从MVB有效通道上接收到有效帧，则进行线路切换；4方向识别器此模块用于判断1和2那个方向总线上先出现数据，先出现数据的总线具有优先权，可以向另一个方向发送数据。如果两个方向同时出现数据，则中继器不会向任何一个方向转发数据。 5编码器ESD介质和光纤具有相同的MVB链路层帧头和帧尾，EMD介质则略有不同。当需要ESD转EMD或光纤转EMD的情况，编码器要对从另一个方向解码器收到的帧进行处理，使输出的链路数据符合相应介质的要求。 权利要求1.一种MVB中继器，其特征在于由物理接口I、逻辑控制单元和物理接口II所组成，其中所述的物理接口I有接脚OC1、SF1、ICA1和ICB1；物理接口II有接脚OC2、SF2、ICA2和ICB2，物理接口I与物理接口II的接脚分别与逻辑控制单元的I/O端口相连接，而物理接口I的输入端与1段MVB总线连接；物理接口II的输入端与2段MVB总线连接；所述的逻辑控制单元则由编码器(3，4)、解码器(5，6，7，8)、方向识别器(9)和开关(10，11)组成，MVB总线信号由物理接口I、II接收和驱动，经逻辑控制单元处理后，使其沿着解码器→编码器→物理接口的通路在方向识别器(9)和开关(10，11)的控制下，实现MVB工业总线信号的双向传输。 2.根据权利要求1所述的MVB中继器，其特征在于所述的逻辑控制单元电路中每个方向上都设置两个解码器，并联于通路中，以满足MVB总线双通道冗余设计的需要。 专利摘要本实用新型公开了一种MVB中继器，属于一种基于FPGA器件的能够链接两种不同物理介质的网络产品。该中继器由物理接口I、逻辑控制单元和物理接口II所组成，物理接口I与物理接口II的接脚分别与逻辑控制单元的I/O端口相连接，所述的逻辑控制单元则由编码器、解码器、方向识别器和开关组成，MVB总线信号由物理接口I、II接收和驱动，经逻辑控制单元处理后，使其沿着解码器→编码器→物理接口的通路在方向识别器和开关的控制下，实现MVB工业总线信号的双向传输。该中继器在每个通路上都采用了双通道冗余设计，将两个解码器设置于通路中。 文档编号H04L12/28GK2930120SQ20062009197 公开日2007年8月1日 申请日期2006年7月7日 优先权日2006年7月7日 发明者王 锋, 赵国平, 杜振环, 谢步明, 吴健, 马晨普, 李砾工, 时德钢 申请人:谢步明