晶振负载电容看这篇就够了

集成电路晶振等效模型如图 1，其中C1，C2与谐振器X1组成π型滤波电路，使得所需的谐振频率可以通过，谐振器X1负载电容为从谐振器两端向振荡电路方向看进去的全部有效电容，对于图1，从X1的A端看向B端，回路中C1和C2串联连接，Cs并接到X1两端，即等效为C1和C2串联后与Cs并联，因此把C1，C2以及Cs看成负载电容的计算公式为 其中Cs为PCB杂散电容和芯片IO口等效电容，为实测值。

由于反相器内部一般采用MOS管实现，因此反相器可以替换为MOS来进行进一步分析。则图 1可以换成常见的三端式振荡器，结构示意图如图 2所示。C1和C2不仅提供谐振器X1的负载电容，同时与谐振器X1共同构成振荡回路，三个电抗元件不能全为感抗或者全为容抗，必须要有两种不同特性的电抗元件组成。由于谐振器X1在并联振荡电路中可等效为电感，则Z1和Z2选取为电容。 晶振有一个截止频率 fc，低于这个频率，电路无法提供足够的能量，不能起振。因此C1和C2还受到截止频率fc的限制。 式中 R 是反馈电阻。gm是MOS管的跨导。 起振频率 fc 随着回路电容 C1与 C2的减小而升高，随着反馈电阻 R 的减小而升高，随着MOS管跨导gm的增大而升高。 在实际应用中，芯片所需时钟频率已知的情况下，需要结合集成电路中MOS管的跨导gm与反馈电阻R，才能确定电容C1和C2的范围。芯片设计完成后，厂家一般会给出晶体管的跨导gm与反馈电阻R及C1和C2的范围。以STM32L431为例，其外部高速时钟设计如图 3所示。 从图 3中可以得到，芯片设计厂家会给出跨导和反馈电阻参考值，同时不同的晶振频率与负载电容选取应考虑实际的电流消耗能力，在STM32L431中，一般要求C1和C2的等效电容为5~20pF（对应于STM32芯片中的CL1和CL2）,如图 4图 5所示。

图 4 芯片手册部分内容