| 模拟IC设计入门 | 您所在的位置：网站首页 › star的模型为什么需要放大1000倍 › 模拟IC设计入门 |
模拟IC设计入门
|
模拟IC设计入门
本文主要参考复旦大学何红松学长的硕士学位论文《CMOS高性能运算放大器研究与设计》，在准备开始模集课程设计前进行了通读，并将自己认为重要的点提取。 一、基本概念 1、CMOS运算放大器的基本构成 CMOS运算放大器基本由五级组成：输入级、中间级、输出级、偏压电路和补偿电路 1）输入级 输入级一般采用差分放大器，差分输入，可以在有着较高增益的同hi是具有较好的噪声性能，同时抑制共模干扰 2）中间级 中间级是为了获得尽可能大的电压增益和输出摆幅，多选用共源放大器来构成 3）输出级 输出级主要用于和后续电路的缓冲匹配，解决阻抗匹配问题和进行适当功率驱动 4）偏压电路 偏压电路主要是为各级放大电路提供直流电压或者电流，是MOSFET工作在饱和区 5）补偿电路 补偿电路是为了保证运算放大器闭环应用时系统的稳定性，这里主要关注的就是相位裕度
以下将粗略介绍在设计时需要关注的指标，这些指标用于衡量运放性能的优劣。 1）直流开环增益 直流开环增益用于表征运放放大低频信号的能力，也就是我们在学习时所期望是无穷的东西，这里注意是在直流的时候，一般来说是运放的最大增益，由于运算放大器的主要功能由外围电路决定，直流开环增益决定了使用运放的反馈系统的精度，越高则稳定性越好。 2）单位增益带宽 单位增益带宽是指运放的开环增益下降到0dB也就是1的时候的频率，决定了运放可以响应的最高信号频率。 3）相位裕度 相位裕度是衡量系统稳定性的指标，指频率特性的回路增益下降到0dB时，也就是单位增益带宽的边界上时，反馈信号总的相位偏移与180°的差。可以看作是系统进入不稳定状态之前可以增加的相位变化，相位裕度越大则系统越稳定，但是时间响应速度会随之变慢，因为综合考虑相位裕度最好是60°，并且最低也要由45°。 4）共模抑制比 共模抑制比用于衡量运放放大器的抗干扰能力，定义为运放差模增益与共模增益的比值（但是实际测的时候很少这样测）。 C M R R = 20 lg ( A v d / A v c ) CMRR=20\lg(A_{vd}/A_{vc}) CMRR=20lg(Avd/Avc) 5）电源抑制比 用于衡量在电源电压变化时运算放大器保持其输出不变的能力，也就是对电源噪声的抑制能力，定义为电源电压变化和由电源电压变化引起的运放输出电压变化的比值再与开环增益的乘积，一般全差分结构的运放的电源抑制能力较强，这个参数是初学接触时很容易忽略的，但是也非常的重要。 P S R R = Δ V D D Δ V O U T A v ( s ) PSRR=\frac{\Delta V_{DD}}{\Delta V_{OUT}}A_v(s) PSRR=ΔVOUTΔVDDAv(s) 6）输入失调电压 就是保证运放输出为0时，运放输入端所加的补偿电压。是一个输入特性参数，用于衡量运放的对称性。 7）输入共模范围 表示运算放大器正常工作时所允许的输入电压的范围，ICMR通常在制定的电源电压下定义。 8）输出电压摆幅 指输出信号不发生失真的条件下能够达到的最大电压摆幅的峰峰值，输出电压摆幅一般定义在给定的负载和电源电压情况下，应用运放的系统通常要求具有较大的电压摆幅，这主要是由中间级影响的。 9）转换速率/压摆率 这也是运放的频率特性参数，就是指把运放连接成单位增益缓冲器时，在给定负载和电源条件下，当输入为大信号阶跃信号时，输出电压的变化量与发生这个变化所需时间之比的最大值，体现了运放的大信号瞬态特性。 10）建立时间 当运放闭环增益为1时，在额定负载下输入小信号激励时输出电压达到制定精度所需要的时间。采样保持运放格外关注这个，因为这个参数关系到ADC的最高采样速率，建立时间越长，电路对模拟信号的处理速度就越慢。 11）直流功耗 其实就是静态功耗，各级静态电流之和与电源电压的乘积。 3、高性能运放类型 1）高精度运放 要求具有低失调、低温漂、低噪声、高增益等特点，以满足对微弱信号的采集放大与精密测量：精密的运算放大器通常不能提供宽带特性，但其失调电压和失调电压漂移非常小，所保证的失调电压通常能够低至1mV。利用自动归零和斩波稳定技术在整个温度范围内保持失调漂移最小。斩波稳定运算放大器在信号通道包括一个“斩波”放大器，可连续修正运算放大器的失调电压，从而在全温范围内获得出色的失调电压指标。 2）高速运放 应用于通讯和视频系统。要求具有单位增益频率(GBW)高、压摆率(SR)大等特点，以满足通信前端以及视频采集ADC应用要求。 3）低电压/低功耗运放 应用于电池供电便携系统。要求具有低电源电压工作，轨对轨压摆输出，低能耗等特点，从而保证电池供电系统的续航能力。电池供电产品的发展需要功耗更低的运算放大器，便携产品中的运算放大器通常工作在较低的单电源电压(正电压)下，消耗极低的电源电流，这无疑是设计人员所面临的一个巨大难题，因为这些设计在要求低功耗同时，还需要工作在较高频率或要求低噪声。另外，便携产品设计对电路板尺寸要求非常苛刻，因此，小的封装尺寸是另外一个关键指标。 4）低噪声、低失真运放 主要应用于高速高分辨率系统。主要依赖工艺技术和设计技术。虽然目前许多高性能运算放大器仍然使用双极型工艺，因为这种工艺可以提供明显的模拟设计优势，而且几乎不需要进行性能折衷。但是通过创新设计技术和改进工艺水平，高性能运放的实现已经有更多的选择。首先，制造商在工艺技术的各个方面都取得了重大进步。这些进步允许放大器设计工程师充分发挥每种工艺的性能和功能。CMOSI艺已经从先进技术(受到数字微处理器推动)的进步中获益，模拟放大器设计工程师们也早利用其获得了低成本下的高性能。过去，超高性能放大器产品都需要利用双极型工艺进行设计：现在，模拟放大器设计工程师能够克服CMOS工艺电压噪声较高的缺点，兼备低噪声和超低偏置电流(可能来自氧化物绝缘栅极)。 4、CMOS运算放大器的设计流程
不同的结构具有不同的性能特点，适合于不同的应用要求，这一部分主要就需要对需要做的放大器进行调研，选择常用的结构类型。 2）确定为满足指标所需要的补偿类型 同样也是，补偿由多种类型，具有不同的特点，因此根据需求不同选择合适结构的补偿电路。 3）设计MOS管几何尺寸 这一部分主要着重计算，根据选择工艺条件和给定的性能指标，手工技能构成运放的每个器件的几何尺寸，包括补偿电路的几何参数。 4）仿真并优化设计 采用合适的仿真工具，设定仿真环境，对所有指标进行仿真验证。 二、CMOS单级运算放大器 单级放大器就是只由一个信号放大级电路构成的运放，特点是：结构简单，响应速度快，功耗低的优点，常用于设计高速宽带运放，但是因为只有一级，所以增益可能不太够，但是听老师说一级他们来调的话还是可以达到30dB多的（采用增益自举技术？）。 1、差分放大器 差分输入都是双端输入，但是输出由单端输出和双端输出两种，其中把差分输出的差分放大器称为全差分放大器，全差分放大器相对于单端输出的差分放大器具有更高的差模增益、更大的输出摆幅并且无镜像极点，同时能很好的消除直流偏移和偶次谐波失真，但需要额外的共模反馈电路以稳定共模输出电平。 差分放大器的负载一般都是电流源负载或者电流镜负载，然后差分放大器的原理就不做过多赘述，仅说明一下差分放大器的特性： 1）差分放大器输出端的最大电平和最小电平是完全确定的，就是 V D D V_{DD} VDD和 V D D − I D R S V_{DD}-I_DR_{S} VDD−IDRS，他们的值和输入共模电平无关。 2）随着输入电压摆幅的增大，电路将变得更加非线性。 2、共源共栅放大器 共源共栅放大器是最为常用的一种结构，它易于在实现很高电压增益的同时具有良好的频率特性，但是该种放大器的使用会使得输出电压摆幅减小，因为虽然它可以通过增大MOS管的沟道长度从而提高电压增益，但是为了保证电流相等，必须同时增大过驱动电压。 关于具体的共源共栅放大器有以下类型： 1）伸缩共源共栅放大器 由CMOS差分放大器改进而来，因此也一般两种，一种是以共源共栅电流源做负载，另一种是由共源共栅电流镜做负载。 伸缩性共源共栅放大器最大的缺点是输入输出不能直接连接二实现单位增益缓冲器的应用，因此又产生了折叠型共源共栅放大器。 2）折叠型共源共栅放大器 我们常选择以NMOS管做输入对的折叠共源共栅放大器，因为对于相同尺寸的器件和工作电流，PMOS管空穴迁移率低于NMOS中电子的，因此跨导要小一些。 优点：可以构成单位增益缓冲器 缺点：由于输入对管需要额外的偏置，因此功耗更大，增益更小 然后下面对增益自举技术进行介绍： 3、增益自举技术 因为普通的单级运放增益有限，多级运放难以实现高速，所以我们用带增益自举的共源共栅放大器来实现高速度、高增益的应用。 增益自举技术可以在不影响放大器带宽的前提下有效的提高运放的开环增益，现在已经有了较多的结构，但其实的大多数在理论上其实就是在基本共源共栅结构的基础上级联更多的共源共栅器件来提升输出阻抗，从而获得更大的增益，比如采用三级共源共栅结构，这在之前其实也说过，但是这样会损失更多的“过驱动电压”，从而导致更小的输出电压摆幅。 而目前广泛采用的电源电压小于3V的低电压设计，这样的多级级联是不可取的，而对于可植入式设备来说更是如此。 而增益自举技术则可以克服这样的局限，在不额外加共源共栅器件的情况下提高输出阻抗从而增大增益，其基本的原理图如下：
就是在原有的共源共栅级联管M2的栅源之间加入了一个放大器，这个放大器称为“增益自举辅助放大器”，假设其增益为 A b A_b Ab，如果M2的源极交流电位变化，则栅源之间的电压变化为 V g s = ( A b − 1 ) Δ V V_{gs}=(A_b-1)\Delta V Vgs=(Ab−1)ΔV，此时M2的漏电流变为 I = g m A b Δ V I=g_mA_b \Delta V I=gmAbΔV，就相当于M2 的跨导变为了原来的 A b A_b Ab倍，相应的输出阻抗也变大，从而增益提高，同时输出摆幅并没有因此降低。 在实际使用中有两种形式的“增益自举辅助放大器”，单端输入单端输出和双端输入双端输出，均可用于共源共栅放大器中。
在高增益全差分放大器中，输出共模电平对器件的特性和失配相当敏感，微小的失调就可能导致工作点发生偏移，一旦偏离饱和区则运放将不稳定或者无法工作，同时无法通过差动反馈来达到稳定，因此必须增加共模反馈网络来检测输出端的共模电平，并有根据的调节放大器的一个偏置电流，从而自动调节共模输出信号，使之稳定；除此之外，共模反馈还可以降低共模增益，提高共模抑制比。 共模反馈电路主要由两部分组成：共模电平检测电路和参考电源比较电路 电路的工作原理是：共模电平检测电路检测出差分输出的共模信号，将其与参考信号再比较电路中进行比较得到，比较之后得到的误差信号反馈到差分放大器的偏置电路。 特点是：结构简单，但是要求大电阻，寄生电容增大，频率特性较差。 5、关于具体单级运放的设计 1）确定结构 首先要做的是对指标进行判断，这样的一个器件我需要什么样的结构来进行实现，这一部分除了经验的积累外应该就是详细的调研，某种结构能否达到这一指标要求。 然后在看指标是最开始关注的就是直流开环增益，这决定了我们用几级，用什么结构来实现。 在此基础上，考虑我们说过的增益提升，共模反馈电路，是否全差分等附加的因素 2）几何参数分配 (a) 电流分配 根据功耗和电源电压的要求，我们可以确定设计的运放的总电流为多少，然后为了提高运放的速度，我们应该分配尽可能大的电流给共源共栅主体电路，这样可以提高负载电容的充放电速度。 (b) 过驱动电压分配 在运放的工作过程中所有MOS管必须工作在饱和区，即使达到最大输出摆幅的时候，因此考虑指标所要求的输出摆幅，可分配的过驱动电压之和就是： 总 过 驱 动 电 压 = 电 源 电 压 − ∣ 最 大 电 压 摆 幅 ∣ 总过驱动电压=电源电压-|最大电压摆幅| 总过驱动电压=电源电压−∣最大电压摆幅∣ 然后MOS管工作在饱和区的条件是：过驱动电压不能大于漏源电压；然后学习饱和萨氏方程进行分配，一般来说尾电流源的电流最大，过驱动电压大；而PMOS管由于迁移率较NMOS更低，为了保证尺寸的均衡，PMOS应适当加大过驱动电压。 © 计算MOS的宽长比 根据初步设定的电流和过驱动电压，再根据厂家提供的参数库看一下需要的参数，比如阈值电压，迁移率，就是我们一般计算时需要的那些，然后利用饱和萨氏公式，就是上课时老师说了没记住就等于没学模电的那个。 I D = 1 2 K ′ W L ( V G S − V T H ) 2 W L = 2 I D K ′ ( V G S − V T H ) 2 I_D=\frac{1}{2}K'\frac{W}{L}(V_{GS}-V_{TH})^2\\ \frac{W}{L}=\frac{2I_D}{K'(V_{GS}-V_{TH})^2} ID=21K′LW(VGS−VTH)2LW=K′(VGS−VTH)22ID (d) 验证增益 这一步的主要目的是为了验证以上设计是否满足增益要求，为了使器件寄生电容最小，得到最后的频率特性，假设所有NMOS管子取最小沟道长度 0.3 μ m 0.3\mu m 0.3μm，所有PMOS管取最小沟道长度 0.26 μ m 0.26\mu m 0.26μm，然后画电路的小信号模型计算增益。 其中就包含计算了跨导 g m g_m gm、源漏电阻 r o r_o ro这些。 3）电路仿真和结果 电路仿真的步骤其实就是在对放大器的指标进行验证，至于指标的话在前面概念中有过了介绍。 (a) 交流仿真 交流仿真是为了得到运放的直流开环增益和单位增益带宽。 (b) 压摆率仿真 © 共模抑制比仿真 (d) 等等…… 三、CMOS二级运算放大器 二级运放是闲杂应用最为广泛的运放结构，最大的特点是可以同时满足增益和输出摆幅的要求，大概就是第一级满足高增益，第二级来满足大摆幅。
一般来说第一级采用差分结构的放大器最为信号的输入级，比如简单的差分放大器或者共源共栅放大器，第二级通常采用更简单的共源放大器来获得大电压摆幅，其中增益的要求主要通过第一级来完成。 但是在设计的时候要更多的去关注频率补偿的问题。 1、二级运放的基本结构
看图a，第一级就是电流镜负载的差分放大器，第二级就是一个简单的共源放大器，如果第二级的负载时电流源，那么就可以实现差分输出，但是此时必须辅以共模反馈以稳定增益，该结构结构简单，补偿电路简单，功耗小，且能满足多数通用运放的性能指标要求。 图b的结构主要是第一级用伸缩型共源共栅放大器构成，能产生更大的增益，用于更高精度的应用设计。 2、二级运放的频率补偿问题 补偿主要就是针对多级运放提出（单级运放不可能不稳定），而补偿的目的就是为了使运放闭环应用时系统保持稳定工作。 1）关于多极点系统的稳定性 因为运放的使用一般是来说是用在反馈网络之中，利用运放的高增益实现信号的稳定处理，而这样的反馈系统正常工作的条件就是环路不能发生自激振荡，否则放大器将超过线性工作区，输出将被钳位。
然后稳定性的条件可以描述为： A r g [ − A ( j w ) F ( j w ) ] = A r g [ L ( j w ) ] > 0 ° ∣ A [ j w ] F ( j w ) ∣ = L ( j w ) = 1 Arg[-A(jw)F(jw)]=Arg[L(jw)]>0°\\|A[jw]F(jw)|=L(jw)=1 Arg[−A(jw)F(jw)]=Arg[L(jw)]>0°∣A[jw]F(jw)∣=L(jw)=1 这两个关系分别就是相位频率特性关系和幅度频率特性关系，也就是在环路增益的幅度下降为1时，环路增益的相位应该保持为正，在图形上体现为：增益幅值相交频率点早于增益相位相位相交频率点，然后这个环路增益幅度为1时的相位差值定义为相位裕度(PM)： P M = Φ = A r g [ − A ( j w ) F ( j w ) ] = A r g [ L ( j w ) ] 或 P M ≈ 90 − a r c t a n G B W p 2 − a r c t a n G B W z 1 PM=\Phi =Arg[-A(jw)F(jw)]=Arg[L(jw)]\\ 或PM \approx 90-arctan\frac{GBW}{p_2}-arctan\frac{GBW}{z_1} PM=Φ=Arg[−A(jw)F(jw)]=Arg[L(jw)]或PM≈90−arctanp2GBW−arctanz1GBW 下满对无补偿二级运放进行分析，二级运放的每一级产生一个极点（当然，如果考虑寄生电容的话实际极点数多余两个，但是在设计电路和版图时，会有意识的控制，由寄生效应产生的极点频率通常会远高于补偿电容和负载电容产生的极点频率，对系统稳定性的影响可忽略）。 2）密勒补偿 1、密勒补偿的思路 因为我们需要的补偿是因为在环路增益幅值为1时，相位不能保持足够的正值，因此考虑两种方法： (a) 把总的相移减至最小，使相位相交频率点往外推：第一种方法要求通过适当的设计努力把信号通路中的极点数减至最小，由于每增加一级电路至少增加一个极点，这就意味着级数应减到最少，因此这种补偿方法受到增益和输出摆幅； (b) 降低单位增益频率，使增益相交频率点往里推：第二种方法保证了足够的低频增益和输出摆幅，但在更低的频率下就会使增益下降，带宽减小，二级运放本身就是为了突出增益和摆幅性能，对于带宽并不是主要追求的目标所以一般来说采用第二种方法——密勒补偿一般就是这种方法 2、单电容密勒补偿 一个采用电容密勒补偿的二级运放的小信号模型就是我们长靴的那种，其补偿的原理简单描述就是密勒电容效应产生极点分离，到前面一级的电容远大于等效到后一级的电容： C f r o n t = C ( 1 + ∣ A v ∣ ) C b a c k = C ( 1 + 1 A v ) C_{front}=C(1+|A_v|)\\ C_{back}=C(1+\frac{1}{A_v}) Cfront=C(1+∣Av∣)Cback=C(1+Av1) 因此使得第一级的极点频率大大降低，另一方面，由于负反馈的作用使得第二级的输出电阻减小，因此第二个极点频率升高，分离了两个极点，第一级向低频方向移动，第二级向高频方向移动。 P 1 ′ = − 1 g m R 1 R 2 C c , P 2 ′ = − g m C L P_1'=-\frac{1}{g_mR_1R_2C_c},P_2'=-\frac{g_m}{C_L} P1′=−gmR1R2Cc1,P2′=−CLgm 至于这个补偿电容的值就需要设计者自行判断，应该多大来获得预期的相位裕度，从而保证稳定性。 但是注意，密勒补偿虽然分离了极点，但同时也产生了一个复频面上右半平面的零点 z = g m / C c z=g_m/C_c z=gm/Cc，这个零点简单来说就是由信号通过密勒电容前馈到第二级输出产生的，这个零点会使得相位裕度降低，从而劣化稳定性，必须要想办法消去，可以考虑使用RC密勒补偿 3、RC密勒补偿
相比于单电容的密勒补偿，其实就是在电容处又串联上了一个电阻，共同构成补偿支路，同时很好的控制了零点的影响，下面就是零点关于电阻变化的关系，真正的实现了调零；并且有两种途径，一种是让电阻等于跨导分之一，这样零点被移动到无穷远，另一种是把他移到P2，实现极点消除，也就是Z1=P2。 z 1 = g m C c ( 1 − g m R z ) P 3 = − 1 R z C 1 > G B W = g m 1 C c z_1=\frac{g_m}{C_c(1-g_mR_z)}\\P_3=-\frac{1}{R_zC_1}>GBW=\frac{g_{m1}}{C_c} z1=Cc(1−gmRz)gmP3=−RzC11>GBW=Ccgm1 当然，在设计的时候还要考虑多出来的P3极点远离单位增益频率，可以解得电阻和电容的关系： R z = ( C c + C L C c ) 1 g m 2 C c > g m 1 g m 2 C 1 C L R_z=(\frac{C_c+C_L}{C_c})\frac{1}{g_{m2}}\\ C_c>\sqrt{\frac{g_{m1}}{g_{m2}}C_1C_L} Rz=(CcCc+CL)gm21Cc>gm2gm1C1CL 但是RC补偿也同样有缺点，补偿电阻的组织依赖于负载电容，而负载电容通常是变化的，难以实现阻值的精确匹配，从而导致零极点可能同时出现，从而降低运放的建立速度；此外输出电压的变化幅值通过 C c C_c Cc耦合到 C c C_c Cc和 R z R_z Rz之间的结点时，导致 R z R_z Rz数值出现显著的改变，使得运放的稳态响应时间增加。 3、改进的密勒补偿 在结构上，RC补偿之路没有直接连载到第二级放大器的输出结点，而是通过增加两个额外的管子与第二级放大器隔离，通过理论分析，增加的结构将产生一个密勒电容引起的主极点，一个左半平面零点和一个寄生电容引起的非主极点。
四、CMOS三级运算放大器 三级结构主要是为了克服矛盾，在低电压下设计出高增益和宽摆幅的运放，因为现在随着工艺技术的进步，特征尺寸越来越小，电源电压越来越低，但是管子的阈值电压却没有随之成比例的下降。
这就是基本的原理，由三个放大器级联形成的，每一级提供一定的增益，因此总增益较高，一般来说，第一级采用差分输入放大器，中间级和输出级通常采用单端输入单端输出放大器，由于单端放大器一般是反相的，所以密勒补偿电容必须跨接在两个反相端，因此单端放大器不能作为三级运放的中间级，中间级必须采用同相放大器。 1、常用的三级运放结构与特点 输入级通常由差分放大器提供，可以改善噪声和失调性能；低二级通常时反相器，这个反相器一般是共源结构，如果差分输入级没有完成差分至单端的转化，那么就由第二级的反相器完成。 如果运算放大器必须驱动一个电阻负载，那么第二级后面必须增加一级输出缓冲级，该输出缓冲级一般是源极跟随器，用于降低输出电阻，维持大的信号摆幅。 1）Huijsing结构 以差分对做第二级的三级运算放大器，第二级差分放大器采用了单端输入的工作方式，差分对管的另外一端链接固定点位，目的是为了将输入经过通向放大后输出给第三级。
以电流镜做第二级的三级运算放大器，该类运放有着更好的高频性能，能够实现更高的GBW，然后这个也是我本次课设所要主要完成的电路。 2、三级运放的频率补偿 三级运放同样作为一个多极点系统 ，同样需要关注稳定性。 1）嵌套密勒补偿 嵌套密勒补偿的原理与两级运放的密勒补偿相同，结构简单，只需要两个补偿电容，这种补偿方式的优点在于结构简单，只需要两个补偿电容，分别接在第一级和第二级的输出与末级输出之间，但是由于末级补偿电容与输出级并联，为了保证极点能够分离必须增大末级跨导，这导致输出级电流增大，使得功耗增大。 多路径嵌套密勒补偿的原理如下图所示，这种结构的特点时在输入级和第二级之前跨接一个前馈放大器，作用是用来在复频面的左半平面产生一个零点从而抵消一个非主极点，增加了相位裕度。
虽然极点设置的方法不是唯一，但是如果第一非主极点设置于3被单位增益带宽，第二非主极点设置在5被单位增益带宽，那么将得到60°的相位裕度，并且此时运放总功耗最小 。 对于三级运放，可以采用和二级运放相似的频率补偿设计策略，也就是两个补偿电容大致相等，大约比负载电容小2-3倍。
|
上图为一般的运算放大器结构，当时根据不同应用我们也可能设计成单级运放、二级运放或多级运放等，同时每一种运放又有着多种的物理结构选择，来满足不同应用的需要。
1）选择合适的运放结构
【本文地址】