STM32学习心得三十四：外部SRAM原理及实验代码解读

记录一下，方便以后翻阅~ 主要内容： 1） IS62WV51216简介； 2） FSMC简介及相关寄存器介绍； 3） 相关实验代码解读。 参考手册： 《STM32中文参考手册_V10》-第19章 灵活的静态存储器控制器(FSMC)； 外部SRAM芯片资料 IS62WV51216.pdf。 硬件连接： IS62WV51216原理图如下所示，具体连接关系为： A[0:18]接FMSC_A[0:18]；D[0:15]接FSMC_D[0:15]；UB接FSMC_NBL1；LB接FSMC_NBL0；OE接FSMC_OE；WE接FSMC_WE；CS接FSMC_NE3。 实验功能：程序开启后，按下KEY0键，测试外部SRAM容量大小并发送至串口端；按下KEY1键，显示预存在外部SRAM的数据。DS0指示程序运行状态。 1. IS62WV51216简介

1.1 IS62WV51216是ISSI（Integrated Silicon Solution, Inc）公司生产的一颗16位宽512K（512*16，即1M字节）容量的CMOS静态内存（SRAM）芯片。

1.2 特点 1） 高速。具有45ns/55ns访问速度（开发版采用55ns型号）； 2） 低功耗。操作时：36mW；待机时：12uW； 3） 兼容TTL电平，兼容5V电压； 4） 全静态操作，不需要刷新和时钟电路； 5） 三态输出； 6） 字节控制功能。支持高/低字节控制。

1.3 框图 图中A0~18为地址线，总共19根地址线（即2^19=512K，1K=1024）； I/O0~15为数据线，总共16根数据线； CS2和CS1都是片选信号，CS2是高电平有效，CS1是低电平有效（开发板采用CS1）； OE是输出使能信号（读信号）； WE为写使能信号； UB和LB分别是高字节控制和低字节控制信号（设0有效，设1无效）。 1.4 IS62WV51216读时序 IS62WV51216芯片的8080并口读时序如下图所示： 重点时序：读周期时间(tRC)；地址建立时间(tAA)；OE建立时间(tDOE)。 开发板使用55ns的IS62WV51216，tRC=55ns，tAA=55ns（Max），tDOE=25ns（Max）。 1.5 IS62WV51216写时序 IS62WV51216芯片的8080并口写时序如下图所示： 重点时序：写周期时间(tWC)，地址建立时间(tSA)，WE脉宽(tPWE)。 开发板使用55ns的IS62WV51216，tWC=55ns，tSA=0ns，tPWE=45ns（min）。 2. FSMC简介 FSMC，即灵活的静态存储控制器，能够与同步或异步存储器和16位PC存储器卡连接，STM32的FSMC接口支持包括SRAM、NAND FLASH、NOR FLASH和PSRAM等存储器（不支持SDRAM）。FSMC的框图如下图所示： 2.1 FSMC驱动IS62WV51216原理 FSMC驱动外部SRAM时，外部SRAM的控制一般有： 1） 地址线（如A0~A25）； 2） 数据线（如D0~D15）； 3） 写信号（WE，即WR）； 4） 读信号（OE，即RD）； 5） 片选信号（CS）； 6） 如果SRAM支持字节控制，还有UB/LB信号。 IS62WV51216的信号包括： 1） 地址线A0~A18； 2） 数据线I/O0~I/O15； 3） 写信号WE； 4） 读信号OE； 5） 片选信号CS； 6） 字节控制UB、LB等。 将这些信号依次连接STM32 FSMC接口的A0-A18、D0-D15、WE、OE、CS、UB、LB等信号即可。

2.2 NOR / PSRAM外设接口 STM32的FSMC支持8/16位数据宽度，我们这里用到的SRAM是16位宽度的，所以在设置的时候，选择16位宽就OK了。FSMC的外部设备地址映像，STM32的FSMC将外部存储器划分为固定大小为256M字节的四个存储块(注意每个块的起始地址！)。 2.3 NOR / PSRAM存储块1 操作简介 STM32的FSMC存储块1（Bank1）用于驱动NOR FLASH/SRAM/PSRAM，被分为4个区，每个区管理64M字节空间，每个区都有独立的寄存器对所连接的存储器进行配置。Bank1的256M字节空间由28根地址线（HADDR[27:0]）寻址。 这里HADDR，是内部AHB地址总线，其中，HADDR[25:0]来自外部存储器地址FSMC_A[25:0]，而HADDR[26:27]对4个区进行寻址（不能直接设置，只能选择片选间接设置）。如下表所示： 注意！ 当Bank1接的是16位宽度存储器的时候：HADDR[25:1]——FSMC_A[24:0]（右移一位对齐）， 当Bank1接的是8位宽度存储器的时候：HADDR[25:0]——FSMC_A[25:0]， 不论外部接8位/16位宽设备，FSMC_A[0]永远接在外部设备地址A[0]。

2.4 NOR PSRAM存储块1 访问模式 STM32的FSMC存储块1 支持的异步突发访问模式包括：模式1、模式A~D等多种时序模型，驱动SRAM时一般使用模式1或者模式 A，这里使用模式A来驱动SRAM，其他模式说明详见：STM32中文参考手册-FSMC章节。 模式A支持读写时序分开设置！（可针对一些读写时序不一样的设备分开设置）， 对STM32F4仅写时序DATAST需要+1（F1按上图要求即可）。

2.5 FSMC寄存器介绍 对于NOR FLASH/PSRAM控制器(存储块1)，通过FSMC_BCRx、FSMC_BTRx和FSMC_BWTRx（仅读写时序不一致时才设置）寄存器设置（其中x=1~4，对应4个区）。通过这3个寄存器，可以设置FSMC访问外部存储器的时序参数，拓宽了可选用的外部存储器的速度范围。 2.5.1 SRAM/NOR闪存片选控制寄存器（FSMC_BCRx） EXTMOD：扩展模式使能位，控制是否允许读写不同的时序，设置为0（读写相同时序）； WREN：写使能位。我们需要向SRAM写数据，故该位必须设置为1； MWID[1:0]：存储器数据总线宽度。00，表示8位数据模式，01表示16位数据模式，10和11保留。我们的SRAM是16位数据线，所以设置WMID[1:0]=01； MTYP[1:0]：存储器类型。00表示SRAM、ROM，01表示PSRAM，10表示NOR FLASH，11保留。我们驱动的芯片为SRAM，所以需要设置MTYP[1:0]=00； MBKEN：存储块使能位。需设置为1，使能相应的存储块。

2.5.2 SRAM/NOR闪存片选时序寄存器（FSMC_BTRx） ACCMOD[1:0]：访问模式。00:模式A,01:模式B,10:模式C,11:模式D。 DATAST[7:0]：数据保持时间，等于: DATAST(+1)个HCLK时钟周期（F4只有写的时候要+1），DATAST最大为255。对IS62WV51216来说，其实就是OE/WE低电平持续时间，最大为55ns。对STM32F1，一个HCLK=13.8ns (1/72M)，设置为3（13.8×（3+1）≈55.2ns）。对STM32F4，一个HCLK=6ns(1/168M)，设置为8（有点超频）。 ADDSET[3:0]：地址建立时间。表示：ADDSET (+1)个HCLK周期（F1不需要+1），ADDSET最大为15。对IS62WV51216来说，访问周期最快为55ns，之前的设置，已经可以保证访问周期不小于55ns，因此这个地址建立时间，直接设置为0即可。 本实验因为EXTMOD位设置为0，所以读写时序共用这个时序寄存器！

2.5.3 SRAM/NOR闪存写时序寄存器（FSMC_BWTRx） 若EXTMOD位设置为1，读写时序分开，则用该寄存器设置写时序。 ACCMOD[1:0]：访问模式。00:模式A；01:模式B；10:模式C；11:模式D。 DATAST[7:0]：数据保持时间，等于: DATAST(+1)个HCLK时钟周期，DATAST最大为255。 ADDSET[3:0]：地址建立时间。表示：ADDSET+1个HCLK周期，ADDSET最大为15。 本实验因为EXTMOD位设置为0，所以用不到该寄存器！

2.5.4 SRAM/NOR闪存片选寄存器组合说明 在ST官方库提供的的寄存器定义里面，并没有定义FSMC_BCRx、FSMC_BTRx、FSMC_BWTRx等这些单独的寄存器，而是将他们进行了一些组合。规律如下： 1）FSMC_BCRx和FSMC_BTRx，组合成BTCR[8]寄存器组，对应关系如下： BTCR[0]对应FSMC_BCR1，BTCR[1]对应FSMC_BTR1； BTCR[2]对应FSMC_BCR2，BTCR[3]对应FSMC_BTR2； BTCR[4]对应FSMC_BCR3，BTCR[5]对应FSMC_BTR3； BTCR[6]对应FSMC_BCR4，BTCR[7]对应FSMC_BTR4。 2）FSMC_BWTRx则组合成BWTR[7]，对应关系如下： BWTR[0]对应FSMC_BWTR1，BWTR[2]对应FSMC_BWTR2， BWTR[4]对应FSMC_BWTR3，BWTR[6]对应FSMC_BWTR4， BWTR[1]、BWTR[3]和BWTR[5]保留，没有用到。

3. 相关代码解读 3.1 sram.h头文件代码解读

3.2 sram.c文件代码解读

3.3 main.c文件代码解读