Allegro·芯片GND引脚铺铜问题及解决方案)

芯片引脚space较小，通常不能满足走线宽度要求（如电源线、阻抗匹配等），尤其是射频走线。同理，在铺铜的过程中，芯片的引脚可能由于space规则，无法完成铺铜要求。如走线space是15mil，但芯片引脚space是10mil。

设置区域规则解决，如下图 左边region设置了9.8mil space，右边是24mil space。

上面的问题能解决几乎所有的规则设置问题，但是有一例外，即： 铺铜的时候，在region内，铜皮shape与带有net的Cline无法实现region的space规则。而无net的Cline能走出region的space规则。如下图所以。 粉红框为region，space规则为9.8mil； 右边两Cline在region外space规则是24mil，region内设置了9.8mi 下边的Cline则是无net。 问题点：region内，右边的Cline与GND铜皮仍然是24mil space，而下方无net Cline与GND铜皮是9.8mil。

解决方案如下图 效果如下 成功解决问题，撒花。 note：目测是全网首发，找了两天网页，均无此问题2解决方案的描述。

原创：东西的东西 转载请注明出处，谢谢