PCB布线布局技巧

布线流程：

1、了解线宽，线间距，过孔要求及层数要求；

2、确定层数并定义各层的功能；

3、设计布线规则-线宽，线间距，过孔大小等；

4、定义不同NET的走线宽度；

5、关键信号走线；

6、其他信号线走线；

7、铺地或铺电源（如有不同的地或电源，还要分割电源和地）；

8、DRC检查；

9、对照原理图上连线高亮检查；

10、针对所有丝印进行调整和检查。

A、 遵照“先大后小，先难后易”的布局原则，重要的单元电路、核心元器件应当优先布局。

B、 布局时参考原理图，根据主信号流向规律安排主要元器件。

C、 总的连线尽可能短，关键信号线最短；高电压、大电流信号与小电流、低电压信号完全分开；模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件要有足够间隔，对于数字电路，地线应闭合成环路，以提高抗噪声能力。

D、相同结构的电路部分，要采用“对称式”标准布局。

E、 Power线要尽量短，线宽要尽量宽。

F、 栅格设置，一般IC器件，选用50——100mil；小型表面贴片元件，设置不少于25mil。

G、 同类型元器件在X或Y方向上应朝一个方向，有极性的也要保持一致，便于生产和检验。

H、发热元件要均匀分布，便于散热，除温度检测元件，其他元件应远离发热量大的器件。

I、   元器件排列要便于调试和维修，小元件周围不要放置大元件。

J、  采用波峰焊的工艺单板，紧固件安装孔与定位孔都应为非金属化空，安装孔需要接地时，采用分布接地小孔与地连接。

K、 IC去耦电容尽量接近IC电源管脚。

L、 为了减少层间信号电磁干扰，相邻布线层的信号走线应取垂直方向。

M、 PCB设计走线宽度与电流关系：

铜皮厚度35um，50um，70um时

N、  推荐使用最小线宽/间距  6mil/6mil；通常下最小线宽要求为≥4mil，最小线距要求为≥4.5mil。

O、 过线孔 ，板厚度与最小孔径的关系

P、 盲孔与埋孔参照上表；盲孔：连接表层和内层而不贯通整板的导通孔。埋孔：连接内层之间而在表层不可见的导通孔。

Q、 关键信号优先：电源、模拟小信号、高速信号、时钟信号和同步信号。

R、 相邻层的走线方向成正交结构。避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰。

S、 针对高频信号设计而言，即布线长度不得与其波长成整数倍关系，以免产生谐振现象，高频信号尽可能短，线尽量少打VIA，不允许跨切割面。

T、 PCB设计中应避免产生锐角和直角，产生不必要的辐射。

U、 在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用。

V、 孤立铜区的出现，将带来一些不可预知的问题，通常是将孤立铜区接地或删除。

W、 不同电源层在空间上要避免重叠，特别是一些电压相差很大的电源之间。

X、 两焊点间距很小（如贴片器件相邻的焊盘）时，焊点间不得直接相连。

Y、 输入、输出信号尽量避免相邻平行走线，最好在线间加地线，以防反馈耦合。

从贴片焊盘引出的过孔尽量离焊盘远些，距板边20mil不准布线、铺铜，螺丝孔PAD以外40mil内禁止布线、铺铜，测试点的添加时，附加线应该尽量短，且加在Bottom层上。

遵循的基本规则：

一、控制走线方向

输入和输出端的导线应尽量避免相邻平行。在 PCB 布线时，相邻层的走线方向成正交结构，避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰。当 PCB 布线受到结构限制（如某些背板）难以避免出现平行布线时，特别是在信号速率较高时，应考虑用地平面隔离各布线层，用地线隔离各信号线。相邻层的走线方向示意图如下图。

二、检查走线的开环和闭环

在PCB布线时，为了避免布线产生的“天线效应”，减少不必要的干扰辐射和接收，一般不允许出现一端浮空的布线形式，否则可能带来不可预知的结果。 

三、控制走线的长度

1. 使走线长度尽可能的短

在 PCB 布线时，应该使走线长度尽可能的短，以减少由走线长度带来的干扰问题

2. 调整走线长度

数字电路系统对时序有严格的要求，为了满足信号时序的要求，对PCB上的信号走线长度进行调整已经成为PCB设计工作的一部分。

走线长度的调整包括以下两个方面的要求。

·         a. 要求走线长度保持一致，保证信号同步到达若干个接收器。有时在PCB上的一组信号线之间存在着相关性，如总线，就需要对其长度进行校正，因为需要信号在接收端同步。调整方法就是找出其中最长的那根走线，然后将其他走线调整到等长。

·         b. 控制两个器件之间的走线延迟为某一个特定值，如控制器件A、B之间的导线延迟为1ns，而这样的要求往往由电路设计者提出，但由PCB工程师去实现。需要注意的是，在PCB上的信号传播速度是与PCB的材料、走线的结构、走线的宽度、过孔等因素相关的。通过信号传播速度，可以计算出所要求的走线延迟对应的走线长度。走线长度的调整常采用的是蛇形线的方式。

控制走线分支的长度

在PCB布线时，尽量控制走线分支的长度，使分支的长度尽量短。

五、拐角设计

在PCB布线时,走线拐弯是不可避免的,当走线出现直角拐角时,在拐角处会产生额外的寄生电容和寄生电感｡走线拐弯的拐角应避免设计成锐角和直角形式,以免产生不必要的辐射,同时锐角和直角形式的工艺性能也不好｡

六、控制PCB导线的阻抗和走线终端匹配

在高速数字电路PCB和射频电路PCB中，对PCB导线的阻抗是有要求的，需要控制PCB导线的阻抗。在PCB布线时，同一网络的线宽应保持一致。由于线宽的变化会造成线路特性阻抗的不均匀，对高速数字电路传输的信号会产生反射，故在设计中应该尽量避免出现这种情况。在某些条件下，如接插件引出线、BGA封装的引出线等类似的结构时，如果无法避免线宽的变化，应该尽量控制和减少中间不一致部分的有效长度。

在高速数字电路中，当PCB布线的延迟时间大于信号上升时间（或下降时间）的1/4时，该布线即可以看成传输线。为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配，可以采用多种形式的终端匹配方法，所选择的匹配方法与网络的连接方式和布线的拓扑结构有关。

七、设计接地保护走线

在模拟电路的PCB设计中，保护走线被广泛地使用，例如，在一个没有完整的地平面的两层板中，如果在一个敏感的音频输入电路的走线两边并行走一对接地的走线，串扰可以减少一个数量级。

在数字电路中，可以采用一个完整的接地平面取代接地保护走线，接地保护走线在很多地方比完整的接地平面更有优势。

八、防止走线谐振

在PCB布线时，布线长度不得与其波长成整数倍关系，以免产生谐振现象。

九、印刷电路板电路的抗干扰措施

1. 电源线设计

尽量加粗电源线宽度，减少环路电阻。同时，使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。

2. 地线设计

数字地与模拟地分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量用栅格状的大面积铜箔。

接地线应尽量加粗。若接地线用很细的线条，则接地电位随电流的变化而变化，使抗噪声性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2～3mm以上。

只由数字电路组成的印制板，其接地电路构成闭环能提高抗噪声能力。

十、去耦电容配置

1.     电源输入端跨接10～100μF的电解电容器。如有可能，接100μF以上的更好。

2.     原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4～8个芯片布置一个1～10pF的钽电容。

3.     对于抗噪能力弱、关断时电源变化大的元件，如RAM、ROM存储元件，应在芯片的电源线和地线之间接入去耦电容。

4.     电容引线不能太长，尤其是高频旁路电容不能有引线。

5.     在印制板中如有接触器、继电器、按钮等元件，操作它们时会产生较大火花放电，必须采用RC电路来吸收放电电流。一般R取1～2kΩ，C取2.2～47μF。

6.     CMOS的输入阻抗很高，且易受感应，因此在使用时对不使用的端口要接地或接正电源。

十一、各元件之间的接线

1.     印刷电路中不允许有交叉电路，对于可能交叉的线条，可以用“钻”、“绕”两种办法解决。

2.     同一级电路的接地点应尽量靠近，并且本级电路的电源滤波电容也应接在该级接地点上。

3.     总地线必须严格按“高频—中频—低频”逐级按“弱电到强电”的顺序排列原则，不可随便翻来覆去乱接。

4.     在使用IC座的场合下，一定要特别注意IC座上定位槽放置的方位是否正确，并注意各个IC脚位置是否正确。