STM32F407 | 您所在的位置:网站首页 › max485esa引脚 › STM32F407 |
文章目录
一、前言二、SWD电路设计三、硬件设计-SWCLK与SWDIO四、代码-STM32CubeMX五、ST-LINK V2的坑
一、前言
开发STM32的电路板必须理解STM32下载与调试电路的设计,才能保证后续对STM32开发板进行程序的下载与调试。 下图是标准的JTAG/SWD下载与调试连接器(摘自微雪电子): SWD仅仅需要4根线就能完成程序的烧写与调试,配上ST-LINK价格便宜,是目前STM32开发的最好组合。 下图摘自硬石科技的F4开发板: 1. SWCLK为什么需要经过10K电阻下拉至GND? 2. SWDIO为什么需要经过10K电阻上拉至3.3V? 三、硬件设计-SWCLK与SWDIO现在就来搞明白SWCLK下拉与SWDIO上拉的理由。 参考《STM32F4xx中文参考手册》第1247页,第33章节-调试支持。 SWCLK/TCK,在电路板上没有特殊建议进一步下拉 接着,查看《STM32F4xx中文参考手册》第1251页: SWDIO,在芯片内部已经有上拉,但在电路板上必须再一次上拉(100k或者10k电阻) SWCLK,在芯片内部已经有下拉,在电路板上没有特殊要求进一步下拉。 四、代码-STM32CubeMX弄明白SWD方式的硬件设计之后,接着看代码的配置(至关重要)! 总之,选择Serial Wire的话,相当于“禁止JTAG-DP和使能SW-DP”,即关闭JTAG,同时开启SWD。 五、ST-LINK V2的坑ST-LINK V2 + SWD的组合并不是完美的。也有一些坑,参考以下网址: ST-LINK V2的坑 |
CopyRight 2018-2019 实验室设备网 版权所有 |