【FPGA】译码器、计数器及数码管显示 | 您所在的位置:网站首页 › fpga按键控制数码管加减 › 【FPGA】译码器、计数器及数码管显示 |
写在前面 万万没想到秋招春招找工作以C++为主、FPGA为辅,最后去了FPGA岗位 也算是不忘初心,回归了从研一就开始学的FPGA老本行 但之前学FPGA的时候并没有养成写笔记的习惯,导致后面有些东西都比较模糊,因此打算从今天开始从头来过,把之前基础知识和新学到的FPGA相关内容记录下来,记录我的FPGA之路! 这是某本书上的第一章节,感觉写的还是挺不错的,大概看了一下让我回想起很多知识,个人感觉比较适合学习了Verilog语法和数电之后上板的同学 1. 原理介绍 1.1 数码管数码管按段分可分为七段数码管和八段数码管,区别就是八段数码管多了个小数点 七段数码管译码器的结构图如下,4个输入变量能够组合成十六进制数字0-F,那么相应的输出就可以通过七个输出变量,表示成数字,从而达到译码的效果。 当然,这样不仅要推导,写起来就很麻烦 所以还可以用case条件语句实现 case (b) 4`b0000: h = 7`b1000000; 4`b0001: h = 7`b1111001; 4`b0010: h = 7`b0100100; 4`b0011: h = 7`b0110000; 4`b0100: h = 7`b0011001; 4`b0101: h = 7`b0010010; 4`b0110: h = 7`b0000010; 4`b0111: h = 7`b1111000; 4`b1000: h = 7`b0000000; 4`b1001: h = 7`b0011000; 4`b1010: h = 7`b0001000; 4`b1011: h = 7`b0000011; 4`b1100: h = 7`b1000110; 4`b1101: h = 7`b0100001; 4`b1110: h = 7`b1000110; 4`b1111: h = 7`b1001110; endcase 1.3 D触发器D触发器的特性方程Qn+1 = D,Qn+1为次态,D为输入信号,都是数电上的东西,Verliog HDL代码为: module dff( input clk, intpu d, output reg q ); always @(posedge clk) q |
CopyRight 2018-2019 实验室设备网 版权所有 |