FIFO最小深度计算方法

在实际工作中使用FIFO，如何计算FIFO的深度是一个关键问题。本文以实例的形似，展示了在数据转换时，FIFO深度的计算方法。

例1，已知某A/D转换的采样率为50MHz, 而FPGA工作在40MHz时钟下，现在要处理10万个数据，需要的缓冲FIFO深度是多少？

答：（1）采集10万个数据的总时间为：

　　　　　   Ttotal = 100,000/50M = 2,000/M

　　　　　   (这里为方便计算，以1/M作为单位)；

　　（2）在这段时间内FPGA能够处理的数据个数是：

            　　 40M ✖ 2,000/M = 80,000个

    （3）那么需要存储的数据个数是：

            　　 100,000 – 80,000 = 20,000个

总结，从上面例1，我们可以看出，计算需要FIFO的深度至少是20，000。

例2，如例1所述，A/D向FPGA传数据的问题，但采样率和工作时钟相反，即采样率为40MHz，FPGA工作时钟为50MHz。那么此时需要FIFO的深度是多少？

答：此时情况不同于例1，例1是从高速向低速传输数据，本例中是从低速向高速传输数据，为保证传输数据的连续性，FIFO需要延时输出，具体要延迟多少呢？答案是20，000。