浅谈Fclk与ZEN2后AMD CPU、内存三者之间的关系

        2019年7月，AMD重拳出击，发布ZEN2架构的CPU----锐龙3000系列(Matisse)之后，小伙伴们更频繁的了解到了一个词汇：Fclk。这个词汇从ZEN1开始，到现在依然适用于4000APU(Renoir)和5000CPU(Vermeer)。那么Fclk跟我们超频内存又有怎么样的关系呢？

        那么就请各位读者跟着我的思路来了解吧。首先会从CPU的架构说起：

ZEN2（Matisse）架构和Fclk

   ZEN2架构下的基础模块是CCX，每个CCX拥有4个物理核心、8个线程以及16MB的三级缓存，并且两个CCX组成一个计算核心CCD。计算核心CCD（指令核心）和整合了各种控制器的I/O 核心组成了ZEN2架构的CPU。我们可以看一看苏博士在发布会上展示的开盖cpu。

        那么两个CCD核心在交流的时候不是直接通信，而是通过I/O核心。这样可以保证不同核心、缓存之间的延迟是一致的。这时候我们就可以响应开篇提到的fclk。为了降低核心之间的延迟，和提高通信带宽，设计了IF(Infinity Fabric)总线，并且给IF总线引入了分频机制，IF总线的频率称之为“Fclk”。而分频机制就给玩家们提供了一个甜蜜点，也可以认为是天花板。因为分频之后的带宽依然是有效，却受限于Fclk频率不会再有更多提升，相对的延迟则会提高。同步的情况下你也可以通过超频内存来降低延迟，并且IF总线的频率依据各个CPU的不同体质情况来定。

内存频率的选择

        从上图我们可以观察到，当内存等效频率超过3733的时候，延迟(单位ns)从67ns大幅度上升至80ns。然而内存等效频率3733mhz并不是所有cpu的“甜蜜点”。AMD官方给的建议内存等效频率是3600mhz。一年后的现在，已知的普通体质为fclk 1866mhz（同步状态下内存真实频率1866mhz），小雕体质为1900mhz，大雕体质为1933mhz。

        我们继续看PPT,内存等效频率可以轻松达到4200mhz，可以达到5133mhz的论证等效频率。当然5133也只是PPT提供的论证等效频率，也没有介绍实际场景，不过已经有很多极限超频玩家用事实告诉我们，ZEN2的内存控制器比较强大，液氮(LN2)超频下可以超过5133mhz等效频率，当然不包括所有CPU。（起码人家都在用A U打记录是不是 XP）

        到这里，为了更好的理解三者之间的关系。我们形象的比喻一下：Zen2 的Infinity Fabric总线，就是CPU与内存交流的水管，fclk 1800mhz是一个小水管，而扩一扩，体质好的可以达到1866、1900mhz。

内存控制器频率Ulck

        上文我们提到了“真实频率”这样的字眼，因为我们平常讨论的内存频率是等效频率，等效频率=真实频率（Mclk）x2。我在现在提到真实频率是因为在内存真实频率：Fclk=1：1的时候，还有一位容易被忽略的小伙伴----内存控制器频率（Uclk）。我们所谓的同步实际上是三个频率同步，既Mclk：Fclk：Uclk=1：1：1。当然Uclk这个选项的话，我只了解到两家板厂，微星是可以手动选择，而华硕是自动同步。

达成甜蜜点的同步状态就需要三同步，少一个都不算完整同步状态。↓

Fclk同步时，Mclk：Fclk:Uclk=1：1：1。

分频时，Mclk：Fclk：Uclk=2：1：1。

        分频操作举例，Fclk锁1800mhz，内存等效频率开到4400mhz，而在Auto情况下Uclk会跟Fclk 为1：1，可以手动操作为Uclk跟内存真实频率同步1：1即Mclk=Uclk。

        前文谈架构的时候提到过“分频之后的带宽依然是有效，却受限于Fclk频率不会再有更多提升”。然鹅这种情况在Renoir出现的时候不适用了，分频依然可以提升效能，但是延迟不如同步状态下。

#截图已获得餅哥许可#

不服气的小伙伴该怎么做？

        CPU体质不好就该自认倒霉或者卖掉吗？对于Fclk默认不稳定/频率低的小伙伴来说，我们可以通过微调电压来提高Fclk频率or达到稳定Fclk的目的。

        在AMD主板的Bios当中对SOC电压、VDDG CCD电压、VDDG IOD电压和 VDDP电压进行调整，可以提高fclk的上限。对电压的调整（电压并非越高越好，而是要寻找稳定点）：

SOC电压建议1.05V起步，最高不建议超过1.25V（这一点比较重要，毕竟有的厂商Auto SOC电压的情况下给到1.2V多）

VDDG CCD安全电压区间为0.85-1V

VDDG IOD 安全电压区间为1-1.2V

（注：VDDG CCD和IOD电压从SOC取电，所以这两项不能超过SOC电压）

VDDP从内存供电取电，所以不能高过内存电压，建议区间0.95-1.15V

(以上电压不是越高越好，依据每颗CPU的不同，这个提升Fclk频率的电压数值组合也是不同的，并非是无脑加压。关于SOC电压：网传的SOC电压超过1.15V之后会出现PCIE从4.0降速到3.0的情况，在咨询了林大和通过好友解惑之后解读到了以下信息——早期SOC超过1.1V电压之后，AMD会将PCIE锁在3.0，后来解锁了。而SOC电压过高导致CPU不稳定和PCIE降速的电压临界值是由不同CPU的体质决定的。) 

      在ZEN3(Vermeer)横空出世之后，细心的小伙伴发现了一件事情：大部分的ZEN3，Fclk和主频需要二选一。高Fclk加低主频，低Fclk加高主频，只有少之又少的大雕可以鱼与熊掌兼得。

       与Matisse和Vermeer相对比，有趣的是：4000APU系列Renoir Fclk频率轻轻松松上到2100mhz，也许是归功于集成一体的7nm核心，4000APU也出现了可以fclk 2500mhz烧机的存在。（让我们教AMD做事：不要挤牙膏XD）

Fclk的稳定

        在fclk提高后，又有一个新的概念，fclk的稳定程度。能开机并不等于可以日常使用。Fclk不稳定会出现爆音/CPU效能低等问题，所以建议在fclk和内存超频后，可以使用aida64中系统稳定性测试中的FPU和缓存双烤/其他方式进行测试。在Vermeer 的情况是：Fclk稳定，但是效能降低了，这种情况依然是建议降低Fclk或者微调电压。同时也建议小伙伴们把系统版本升级到1903之后，因为1903之后win10对amd的cpu进行了优化，也务必打芯片组驱动（这一步很多人忽略，实测也很有必要）。关于ZEN3 Fclk不稳定/CPU和内存效能错误，甚至R20会报错，我们可以等待agesa的更新和板厂对BIOS的优化来提升/稳定Fclk。

效能中写入减半的原因

        有些小伙伴可能会发现adia64中内存与缓存测试中，Memory一栏写入带宽只有正常情况下的一半，那是因为ZEN2架构下的CPU，如果只有1个CCD，则写入减半，不过不是非常的影响使用体验。不过情况仍然适用于ZEN3，只不过ZEN3 单个CCX为8个物理核心。但是这种情况不适用于Renoir，源于CCD沟通不再是两个通道。

架构设计不同使延迟降低

        可能小伙伴会好奇同样Fclk 1900mhz同样核心数量，为什么ZEN3对比ZEN2的内存延迟低了10-15左右ns。这是因为ZEN3的架构，8个核心似乎是用了类似RingBus一样的方式串联，比ZEN2的效率还要高，因为ZEN2两个CCX相互访问的时候就需要经过IF总线，而ZEN3解决了这个问题。

        那么有的小伙伴看到这里就会发出疑问，是不是Renoir的游戏表现会比Matisse和Vermeer好，实际不然。在实测游戏中，Renoir的表现不如另外两位选手，也许是因为L3 缓存只有8M的原因。希望AMD出一颗结合了Renoir和Venmeer共同优点的CPU能早日提上日程（intel搞快点）。

        如何查看自己CPU的Fclk为多少频率，CPU-Z和HWinfo等软件可以帮助你。值得一提的是，CPU-Z在内存选项卡中，同步状态下显示的是Fclk频率，分频状态下显示的是Uclk频率，并不是真正意义上的北桥频率。也可以使用ZenTimings，在右上角有显示。也可以看时序，算是一个不错的工具。

那么本次介绍到此结束，感谢各位读者坚持看完！

特别鸣谢！

BingLLL大餅

Toppc

Ghost

0o繁华落幕丶

（以上排名不分先后）  

未经授权禁止转载