LPDDR4协议规范之 （四）命令和时序

激活存储体后，可以执行读或写命令。 通过在CK的上升沿将CS和CA [5：0]设置为正确的状态（请参见命令真值表）来异步声明CKE，可以实现此目的。LPDDR4-SDRAM提供了快速的列访问操作。 单个读取或写入命令将启动突发读取或写入操作，其中数据在连续的时钟周期内与DRAM进行传输。 不允许突发中断，但是可以动态设置最佳突发长度（请参阅命令真值表）

LPDDR4-SDRAM的DQS选通脉冲需要在第一个锁存沿之前（带有DATA为“ valid”的DQS_t的上升沿）之前加一个前同步码，并且在最后一个锁存沿之后需要一个后同步码。 前同步码和后同步码的长度是通过模式寄存器写（MRW）设置的。对于READ操作，前同步码是2 * tCK，但前同步码是静态的（无切换）或切换，可通过模式寄存器选择 .LPDDR4的DQS读取后同步码为0.5 * tCK（或扩展为1.5 * tCK）。 标准DQS后同步码将由DRAM驱动以读取0.5 * tCK。 模式寄存器设置指示DRAM驱动额外的（扩展的）一个周期DQS读取后同步码。 下图显示了标准（tRPST）和扩展（tRPSTE）后同步操作的DQS读取后同步示例。

突发读取命令由CS发起，并且CA [5：0]在CK的上升沿置为正确状态，如命令真值表所定义。命令地址总线输入确定启动突发的列地址。这两个低位地址位未在CA总线上传输，并暗示为“ 0”，因此起始脉冲串地址始终为4的倍数（例如0x0、0x4、0x8、0xC）。从完成读取命令的时钟的最后一个上升沿（例如：CAS-2命令的第二个上升沿）到测量tDQSCK延迟的时钟的上升沿定义读取等待时间（RL）。在完成读取命令的时钟的上升沿之后，第一个有效数据可用RL * tCK + tDQSCK + tDQSQ。数据选通输出在第一个有效选通上升沿之前被驱动tRPRE。脉冲串的第一个数据位与数据选通的第一个有效（即前同步码）上升沿同步。随后的每个数据输出出现在每个DQ引脚上，并与数据选通脉冲沿边缘对齐。在突发末尾，将DQS信号驱动另一个半周期后同步码，或者如果模式寄存器中的可编程后同步码位置1，则驱动1.5个周期后同步码。 RL在模式寄存器中编程。相对于DQS_t和DQS_c的交叉点测量数据选通的引脚时序。

LPDDR4-SDRAM的DQS选通脉冲需要在第一个锁存沿之前（带有DATA为“ valid”的DQS_t的上升沿）之前加一个前同步码，并且在最后一个锁存沿之后需要一个后同步码。 通过模式寄存器写（MRW）设置前同步码和后同步码的长度。对于WRITE操作，在所有工作频率下都需要2 * tCK前同步码.LPDDR4的DQS写后同步码为0.5 * tCK 或扩展到1.5 * tCK。 标准的DQS后同步码将由存储控制器驱动进行写入操作的0.5 * tCK。 模式寄存器设置指示DRAM驱动额外的（扩展的）一个周期DQS写后同步码。 下图显示了标准（tWPST）和扩展（tWPSTE）后同步码操作的DQS写入后同步码示例。

突发WRITE命令由CS发起，并且CA [5：0]在CK的上升沿置为正确状态，如命令真值表所定义。对于Burst WRITE命令，应将列地址C [3：2]驱动为LOW，并且不在CA总线上传输列地址C [1：0]（假定为零），因此起始列突发地址为始终与32B边界对齐。从完成写命令的时钟的最后一个上升沿（例如，CAS-2命令的第二个上升沿）到测量tDQSS的时钟的上升沿定义写等待时间（WL）。必须在完成写命令的时钟的上升沿之后驱动WL * tCK + tDQSS来驱动DQS的有效“闩锁”沿。LPDDR4-SDRAM使用不匹配的DQS-DQ路径以降低功耗，因此DQS选通脉冲必须在DQ信号之前到达SDRAM球达tDQS2DQ的量。 DQS选通输出在第一个有效的选通上升沿之前被驱动tWPRE。 tWPRE前同步码要求为2 x tCK。必须对DQS闪光灯进行培训，以使其与DQ数据居中对齐。必须为tDIVW（数据输入有效窗口）保留DQ数据，并且必须定期训练DQS以使其在tDIVW窗口中居中，以补偿由于温度和电压变化而引起的时序变化。 SDRAM在DQS的连续边缘上捕获突发数据，直到完成16位或32位数据突发。突发WRITE完成后，DWP选通必须保持tWPST的活动（触发）（WRITE后同步码）。突发写入操作后，必须满足tWR才能向同一存储库发出PRECHARGE命令。引脚输入时序是相对于DQS_t和DQS_c的交叉点测量的