高速CMOS

以避免静

电将内部电路击穿。

由于静电一般来自外界，例如人体、机器，因

此

ESD 

保护电路通常在芯片的压焊盘

( 

PAD) 

的周围。

输出压焊盘

一般与驱动电路相连，

即与大尺寸的

PMOS 

和

NMOS 

管的漏极相

连，因此这类器件本身可以用于

ESD 

保护放电，一般情况下为了保

险，

输出端也加

ESD 

保护电路

;

而输入压焊盘一般连接到

MOS 

管的

栅极上，因此在芯片的输入端，必须加

ESD 

保护电路。

另外，在

芯片的电源

(Udd 

) 

和地

(Uss 

) 

端口上也要加

ESD 

保护电路，以保

证

ESD 

电流可以从

Udd

安全地释放到

Uss

。

整理在传统的模块电路

ESD 

保护电路的基础上提出了应用于

高速模拟电路的

ESD 

保护电路。

ESD 

保护电路原理分析

数字电路一般采用两级保护电路，

并且在主保护电路和次保护电

路中串联一个限流电阻，而大的限流电阻和

ESD 

钳位器件的节电容