[硬件基础]

上拉电阻器连接到 V+ 以及您想要获得正电压电平的电路部分。 该引脚可以是 MCU 上的引脚（如 ENABLE 引脚），以便 MCU 执行其正常功能。 或者它可能是一个 RESET 引脚，并且您有一个与 V+ 和电阻器串联的开关，以便可以在短时间内向该引脚施加 V+ 电平以启动 MCU 重置。 下拉电阻也采用相同的布置，但接地。

MCU 上的逻辑输入引脚应该有一个明确的条件，常见的方法是连接到上拉或下拉电阻。 在电路中使用上拉电阻时，该电阻会将引脚上的电压设置为高电压，而使用下拉电阻时则将引脚上的电压设置为低电压。 这是为了确保引脚不会“浮动”，并且不会向引脚施加不确定或瞬态电压，这可能会触发电路中的意外行为。

将引脚直接连接到 V+ 或 GND 似乎是个好主意，但这可能会导致流经引脚和 IC 的电流过多； 如果开关用于提供间歇性高电平或低电平，则意味着开关直接从 V+ 连接到 GND，即“短路”，这几乎肯定会对您的项目造成损坏。

上拉电阻值的一个好的经验法则是 MCU 输入引脚阻抗的 1/10。 大多数应用程序需要 5K-10K 或更多。 请注意，如果您的电阻值太高，它可能只能充当 V+（或 GND）和引脚之间的分压器，这会破坏通过将电压设置为之间的电压来实现上拉/下拉电阻的目的 MCU 可能未定义高电平或低电平。

上拉和下拉电阻非常常见，以至于许多 MCU 在其设计中都包含上拉电阻，可以节省电路板空间并减少麻烦（只需记住包含激活它们的代码行即可！）。 因此，请牢记上拉电阻，它们将成为您保持 FET 栅极打开、保持 MCU 处于稳定和选定状态以及需要将电压保持在高电压的其他用途的朋友。 或低电平。