笔者电子信息专业硕士毕业，获得过多次电子设计大赛、大学生智能车、数学建模国奖，现就职于南京某半导体芯片公司，从事硬件研发，电路设计研究。对于学电子的小伙伴，深知入门的不易，特开次博客交流分享经验，共同互勉！全套资料领取扫描文末二维码！

 温馨提示：学而不思则罔，思而不学则殆。实践是检验真理的唯一标准！

目录

3.49 什么是平坦式原理图？它的优点有哪些？

3.50 如何绘制平坦式原理图？

3.51 什么是层次式电路设计？它的优点有哪些？

3.52 如何绘制层次式原理图？

3.53 在层次式原理图中怎么调用已经创建好的模块？

3.54 怎么对两份不同的原理图进行差异化对比？

答：平坦式原理图是一种基础的电路图设计方法，它结构简单，所用的元器件能够在一张电路图上全部表示出来。功能模块是不能进行重复调用的，基本上每一页就是一个功能模块，不同页之间的网络连接用Off-Page Connector，不同的页面都属于同一层次，相当于在一个电路图文件夹中，如图3-102所示。 

图3-102 平坦式原理图示意图 

平坦式原理图绘制在日常处理中用得非常多，它的优点如下：

• 设计简单，操作容易，对结构的理解更容易。

• 逻辑关系清楚，非常直观地表达电路之间的连接关系。

• 简单明了，可以在一张图上将所有的连接关系全部表达出来。

答：第一步，打开OrCAD原理图设计工具，新建一个工程，如图3-103所示。新建工程以后，输入工程的名称，选择工程的存储路径，如图3-104所示，单击“OK”按钮，即新建了平坦式原理图。

 图3-103 新建平坦式原理图示意图

 图3-104 平坦式原理图名称与存储路径修改示意图

第二步，创建了上述的平坦式原理图以后，可以看到整个原理图的框架就搭好了，里面是新建了一个原理图的页面，如图3-105所示。如果连接关系较多，可以单击根目录，新建原理图页面，如图3-106所示，这样新建了多个原理图页面以后，就可以完整地将电路连接关系表达出来。

 图3-105 平坦式原理图界面示意图

 图3-106 平坦式原理图新建页面示意图

第三步，这样整个平坦式原理图就搭建好了，在不同的页面绘制不同的功能模块即可。有一点需要注意，就是不同的页面需要用Off-Page Connector来进行连接。在设计时，可以在每一个分页符Off-Page Connector加上一个页码，方便查找这个网络是连接到哪个位置的，方法很简单，执行菜单命令“Tools”→“annotate”→“action”→“add intersheet reference”即可。

答：层次式电路设计（Hierarchical Design）是在设计比较复杂的电路和系统时采用的一种自上而下的电路设计方法，即首先在一张图纸上设计电路总体框图，然后再在层次图纸上设计每个框图代表的子电路结构，下一层次中还可以包括框图，按层次关系将子电路框图逐级细分，直到最低层次上为具体电路图，不再包括子电路框图。如图3-107所示为层次式原理图示意图。

 图3-107 层次式原理图示意图

层次式原理图是一种先进的原理图设计方法，使用符号代表功能，并且能够重复调用（同FPGA的Verilog语言一样）。层次式原理图有两种设计方法：自下而上（Bottom-Up）和自上而下（Top-Down），如图3-108所示。

 图3-108 层次式原理图绘制方式示意图

层次式原理图结构分明，模块化清晰，可以重复调用，它的优点有如下：

• 分工，将一个复杂的电路设计分为几个部分，分配给几个工程技术人员同时进行设计。

• 模块化，让具有不同特长的设计人员负责不同部分的设计。

• 设备限制，打印输出设备不支持幅面过大的电路图页面。

• 自上而下的设计策略，目前该策略已成为电路和系统设计的主流。

答：第一步，创建分级的模块“Hierarchical Block”，在原理图设计的页面，执行菜单命令“Place”→“Hierarchical Block”，如图3-109所示。

 图3-109 层次原理图创建分级模块示意图

第二步，在弹出的对话框中，输入分级模块的名称，选择合适的参数，按照如图3-110所示进行设置，单击“OK”按钮，则层次式原理图分级模块创建完毕。

 图3-110 层次式原理图分级模块参数设置示意图

 图3-111 层次式原理图分级模块方框设置示意图

第四步，双击新生成的图框，或者选中图框进行右击，选择“Descend Hierarchy”，如图3-112所示，进行子图的设置。

 图3-112 层次式原理图子图设置示意图

第五步，在弹出的对话框中填写原理图页面名称，然后单击“OK”按钮，如图3-113所示，设置子图的原理图页面名称。

 图3-113 层次式原理图子图页面设置示意图

 图3-114 层次式原理图子图绘制示意图

第七步，双击放置的Hierarchical Port名，修改其名称，单击“OK”按钮退出，如图3-115所示。

图3-115 端子设置示意图（1）

第八步，返回到放置“Hierarchical Block”的页面，选中已放置好的方框并右击选取“Synchronize Up”选项，然后在此方框边缘会出现原理图页面中的Hierarchical Port，如图3-116所示。

 图3-116 端子设置示意图（2）

 第九步，然后可选取需修改的Hierarchical Port右击，选择“Edit Properties”选项进行编辑，如图3-117所示。

 图3-117 属性设置示意图

第十步，在弹出的对话框中对其属性进行修改，然后保存退出即可，如图3-118所示。这样，层次式原理图的模块就绘制完成了，其他模块跟这个流程是一样的，这里不再赘述。

 图3-118 属性修改示意图

答：第一步，创建分级的模块“Hierarchical Block”，在原理图设计的页面，执行菜单命令“Place”→“Hierarchical Block”，如图3-119所示。

 图3-119 层次式原理图创建分级模块示意图

第二步，在弹出的对话框中，输入分级模块的名称，选择合适的参数，按照如图3-120所示进行设置，单击“OK”按钮，则层次式原理图分级模块创建完毕。

 图3-120 层次式原理图分级模块参数设置示意图

第三步，在原理图页面画出合适的分级模块方框的大小，这个也可以在后面进行调整，如图3-121所示，用于分配子端口以及总线的位置。

 图3-121 层次式原理图分级模块方框设置示意图

第四步，在当前项目中新建一个文件夹（文件夹名须与Implementation Name的名字一致），将需要调用的模块原理图页面复制到该文件夹下，如图3-122所示。

 图3-122 复制调用的模块示意图

第五步，进入放置Hierarchical Block的页面，选中已放置好的方框并右击选取“Synchronize Up”，然后在此方框边缘会出现子原理图页面中的Hierarchical Port。最后对Hierarchical Port属性进行编辑即可，这样就完成了相同模块的复用，然后对相同的位号进行重新编号即可。

答：第一步，先对一份原理图进行修改，修改一点内容，作为测试之用，如图3-123与图3-124所示，方便后期查找。

 图3-123 修改后的原理图示意

图3-124 修改前的原理图示意

第二步，打开其中的任意一份原理图，选中原理图的根目录，然后执行菜单命令“Accessories”→“Cadence Tcl/Tk Utilities”，进行原理图对比，如图3-125所示，在下拉菜单中选择“Utilities”。 

 图3-125 执行原理图对比参数设置示意图

第三步，在弹出的对话框中，如图3-126所示，选择对比两份原理图，然后选择“Launch”，执行原理图的对比。

 图3-126 执行原理图对比示意图

第四步，选择你要进行的两份原理图，进行对比即可，如图3-127所示，选择原理图路径的，路径中不要含有中文。路径中不要含有空格，一定要注意这点，不然对比不了，软件会报错。

第五步，选择好两份原理图的路径之后，单击下面的“Compare”按钮进行对比，会弹出对比结果，如图3-128、图3-129、图3-130所示，数据显示是更改的地方，是正确的，这样就完成了两份原理图的差异化对比。

 图3-128 原理图差异化对比结果（1）

图3-129 原理图差异化对比结果（2） 

图3-130 原理图差异化对比结果（3） 

关注回复【更多资料】海量嵌入式资料赠送

笔者电子信息专业硕士毕业，获得过多次电子设计大赛、大学生智能车、数学建模国奖，现就职于南京某半导体芯片公司，从事硬件研发，电路设计研究。对于学电子的小伙伴，深知入门的不易，特开次博客交流分享经验，共同互勉！