|
沟槽型SBD肖特基二极管工艺设计技术研究
作者：海飞乐技术 时间：2018-05-24 11:16
肖特基二极管是以其发明人肖特基博士(Schottky)命名的,SBD一般是指平面型肖特基势垒二极管,其是(Schottky Barrier Diode缩写成SBD)的简称。自从平面肖特基二极管产生以来,就受到了人们的关注。平面肖特基二极管具有优异的高频特性和较低的正向开启电压,这些独特的性质使得其在太阳能电池、开关电源、汽车以及手机等多个领域都有着较大的应用潜力。但是,在反向偏压下,镜像力使势垒降低的效应,导致了平面肖特基二极管存在阻断能力差的缺点。沟槽型肖特基二极管是在平面型二极管的基础上,利用了金属-半导体-硅的MOS效应(见图1)而发明出来的沟槽型MOS肖特基势垒二极管。其主要特点是随着反向电压升高,通过MOS效应,沟槽之间提前夹断,电场强度在到达硅表面之前,降为零,避免在表面击穿,提高了阻断能力。另外,其相对于平面二极管还有着其它不可比拟的优势,主要表现在ESD和抗浪涌电流能力增强,更小的芯片面积，相同的衬底和金属条件下，反向漏电流较低，Vf较低等。本文在此做一个针对沟槽型肖特基二极管的工艺介绍。
图1 沟槽型SBD MOS效应示意图
引入沟槽设计，产品结构从平而变成了垂直(见图2)，不但需要考虑到生产工厂是否有刻蚀沟槽的能力，还要考虑到前后工艺是否可以兼容、本文正是围绕这个课题来阐述沟槽型肖特基二极管的工艺流程及为了满足静态参数要求所作的工艺修正。
图2 平面SBD和沟槽SBD的差异截面示意图(仅截取CELL区和终端区比较)
1. 沟槽型SBD工艺介绍
沟槽型肖特基二极管工艺流程如下：生长氧化层掩蔽层-沟槽光刻-沟槽刻蚀-多晶填充-多晶回刻-接触孔光刻-接触孔刻蚀-势全金属溅射-势垒金属合金-势垒金属去除-接触金属淀积-接触金属光刻-接触金属刻蚀。
工艺主要有以下四个难点：
(1)沟槽刻蚀，8英寸以上工厂的沟槽刻蚀能力都是比较强的，可以很好地控制沟槽形貌、很好地控制深宽选择比，但是一般的5.6英寸工厂就没有很好的沟槽刻蚀能力，沟槽型肖特基二极管对沟槽的具体要求是侧壁光滑，有一定的倾斜角，底部槽最好是圆的，沟槽的宽度尽可能小。
(2)多晶回刻。沟槽刻蚀后，需要填充多晶，而多晶反刻时，对过刻的控制要求比较高，多晶刻蚀过深，会增加后续工艺难度，导致金属的台阶覆盖变差；刻蚀量不够，有多晶残留，会造成后面的接触孔刻蚀不净。
(3)接触孔刻蚀。这是很多工厂部面临的问题，怎样控制接触孔过刻，是决定工艺成败的关键，刻蚀不干净，会有正向导通压降Vf开路的问题；刻蚀过度，Vf容易短路。
(4)势垒金属。势垒金属的选择和合金是工艺的核心技术，肖特基二极管最重要参数Vf的值是由它起决定作用的。目前有钛、镍、铂、铬、钼或者金作为势全金属的原材料。只有钛可以在8英寸及以上工厂使用，其它重金属都不允，有重金属玷污的风险。怎样使沟槽SBD工艺和现有生产线兼容是需要考虑的。
针对以上技术难点，逐一阐述并提出解决方案。
1.1生产工艺设计
(1)沟槽及刻蚀工艺设计。理想的沟槽形貌类似图3a，顶部大，底部小，有一定的斜度，如果底部能圆润些就更好，图3a可以接受，像图3b就不能接受，一是沟槽太宽，牺牲了有源区，并且也没有形成斜角沟槽。ASMC创新引入侧墙工艺，可以使沟槽宽度缩小到0.5um，弥补了沟槽过宽的问题，更接近8英寸工厂的工艺能力(见图3c)，虽然不能实现斜度，但也可以基本满足应用需要。
图3 (a)理想的沟槽截面； (b)工厂正常工艺的沟槽截面； (c)引入侧墙工艺后的沟横截面
(2)多晶回刻工艺设计，多晶填充沟槽后。需要将沟槽外的多晶去除，但由于Hard mask的厚度太薄，怎样控制回刻需要特殊处理工艺开发初始，常常出现中心刻蚀干净、边缘有残留、或边缘干净、中心过刻的问题，通过调整刻蚀工艺气体比例、可以很好地改进中心和边缘的刻蚀速率的一致性(见图4)。
图4 多晶刻蚀后的硅片中心和边缘的沟横截面
(3)接触孔刻蚀，由于沟槽里会生长一层薄的栅氧化层，其与后续工艺的层间介质(ILD)是一样的物质，在接触孔刻蚀时，如果刻蚀速率稍快，沟槽侧壁的氧化层会很容易被过度刻蚀，影响器件参数性能。但如果简单地减少刻蚀时间或速率，接触孔内的氧化层会有残留，Vf会偏大，这么小的工艺窗口，导致产品的合格率波动非常大。于是，我们对工艺作了较大改进，发明了在沟槽SBD工艺里加入ONO结构，所谓ONO结构，就是淀积层间介质之前，先生长一层氧化层，再生长一层薄氮化硅。这样做的好处是氮化硅可以作为刻蚀终止薄膜。在它的帮助下，可以更精确地控制刻蚀，不但使沟槽侧壁的栅氧化层减少50%的过刻深度(见图5)，同时又能保证接触孔处的氧化层被全部刻蚀干净。
图5 (a)没有采用ONO结构的接触孔刻蚀后截面；(b)采用ONO结构的接触孔刻蚀后截面
图6 金属功函数以及正向导通压降Vf的公式
(4)势垒金属。势垒金属的选取和工艺是SBD的技术核心，目前只有几家制造商掌握了整套工艺技术我们通过理论研究，查找相关文献，并通过前期的实验分析，找到了一种合适的5%铂基的合金材料，实现了较低正向导通Vf的工艺能力，另外，合金条件也是工艺实现的关键所在。
实验得出这种5%Pt基的复合金属在500℃的合金温度下可以实现低Vf的能力。
通过解决以上几处工艺难点，沟槽工艺框架基本完成，但是为了更客制化地实现客户的具体参数要求，还需通过更多的DOE来实现。
1.2 沟槽型SBD静态参盈及工艺修正方法
通过实验发现沟槽的深度、栅氧化层的厚度对正向导通压降Vf和反向漏电流Ir影响很大。
实验中的第5、6组，沟槽深度2.2～2.4 μm是合适的深度，Vf，BV和lr都能在最佳窗口(见图7)另外，发现一个奇怪的现象，当沟情深度超过2.6um，
表1 130mil产品在1000A栅氯化层条件下沟槽深度和几个静态参数关系
图7(a)Vf和沟槽深度关系图；(b)BV和沟槽深度关系图；(c)Ir和沟槽深度关系图
BV不升反降、究其原因是沟槽过深，造成空间电荷区提前Punch Through(穿通)。实验第4、5组，栅氧厚度1000A-1100A是比较合适的厚度，Vf、BV和Ir都能在最佳窗口(见图8)。
表2 130mil产品在2.3 μm深度沟槽条件下栅氧化层厚度和静态参数关系
图8 (a)Vf和栅氧厚度关系；(b)BV和栅氧厚度关系；(c) lr和栅氧厚度关系
沟槽深度和栅氧厚度确定后，Vf，BV和Ir都能在最佳窗口，但有没有机会再优化呢?Pt基的肖特基势垒金属是SBD工艺的核心，而对应的合金也是非常重要的环节。由于Pt基的靶材较贵，只能从理论上选取5%Pt基靶材用作工艺开发，希望通过合金的实验分组，平衡好Vf，BV和Ir，在BV和lr满足客户要求的前提下，尽降低Vf。
可以从图9看出，随着温度降低，Vf会不同程度的降低，但BV和lr会变坏；另外当温度超过540℃时，Pt基合金金属很难去除。为了使工艺窗口足够大、我们又进一步优化合金时间，选取500℃作为固定条件，看其在不同时间下与Vf，BV和lr的对应关系。
表3 合金温度与Vf、BV和lr的关系
图9 (a)Vf和合金温度关系；(b)BV和合金温度关系；(c)Ir和合金温度关系
结合合金温度分组以及合金时间分组(见图10)的实验结果，得到了500℃，35～45分钟是比较合适的合金条件。
表4 合金时间与Vf、BV和lr的关系
图10(a)Vf和合金时间关系
(b)BV和合金时间关系(c)lr和合金时间关系
上一篇：SiC肖特基二极管的反向特性技术
下一篇：肖特基二极管常见异常击穿特性曲线分析及对策
|