数字逻辑笔记 |
您所在的位置：网站首页 › 怎么列出真值表 › 数字逻辑笔记 |
数字逻辑笔记
|
目录 数制转换 十进制数转二进制数和八进制数 二进制、八进制与十六进制之间的转化 所有进制转十进制 十进制数转换成 8421BCD 码 BCD 码 与循环码 已知输入与输出的部分情况，列出真值表并写出输出信号的逻辑表达式 化简逻辑函数/求函数的值 代数法： 求一个逻辑函数的对偶式 卡诺图法： 将函数展开为最小项表达式： 逻辑图、波形图、VHDL语句 与运算（逻辑乘）： 或运算（逻辑加）： 逻辑图的题型： 组合逻辑 组合逻辑分析：给出一逻辑电路图，其中有控制输入端，让列出真值表说明输出与输入的关系/说明逻辑功能 用器件实现功能 数据选择器/多路转换器（ MUX ）74LS153 数据分配器（ DMUX ） 译码器 74LS139（2:4）/74LS138（3:8）/74LS154（4:16） 七段数字译码器 74LS48 编码器 比较器 74LS85 加法器：全加器 FA / 半加器 HA 奇偶校验器 74LS280 判断竞争冒险 时序逻辑 锁存器：基本 SR 锁存器（高/低电平有效）、门控 SR 锁存器、门控 D 锁存器 触发器：SR / RS 、D 、JK 、T 寄存器（边沿 D 触发器）、移位寄存器 同步计数器 移位计数器 题型一：给出一部分波形图，让补全输出信号的波形 题型二：给出逻辑电路图，分析时序/计数电路 自产自销类型（输入端和输出端连一起了） 状态转移表 + 状态转移图 判断自启动和几进制计数器 题型：用触发器构成计数器 判断米里型还是摩尔型 做输入序列检测器 根据波形确定计数器有几个状态 状态编码 设计寄存器堆 阵列图 ROM 容量计算 + 一堆乱七八糟芯片所需片数的计算 数制转换 基数：即 R 进制中的 R ，此进制中逢 R 进一位权：数码所处的位置，例如结果顺序： 整数部分：后出来的在高位（即，将得到结果倒过来写）小数部分：先出来的在高位（即，将得到结果按顺序写）十进制数过大时，也可先转化为八进制，再进行 ↓ 二进制、八进制与十六进制之间的转化 二进制与八进制位权对应关系：（三位 2 对应一位 8 ）001 → 1 , 010 → 2 ，100 → 4 ，111 → 7 = 1 + 2 + 4 ，同理 8 转 28 转 2：将八进制数 每一位 拆开用 三位 二进制数分别表示2 转 8：每三位 二进制数 用 一位 八进制数 表示小数部分同理适用，位数不够时，整数部分为左边补零，小数部分为右边补零10 转 2 再转 8 的情况可在此方法下应用： 由于 那么，可将一个数字拆分，譬如 备注：这个方法就是 2 转 10 的逆方法，在考试里若为大题不如按书上取余做，选填无妨 十六进制与八进制的转换仅能通过二/十进制进行链接十六进制二进制互转同理 2 与 8 ，只是 1 位十六进制 对应 4 位二进制 所有进制转十进制 每位上的数 * 基数为底的位权次方 的总和 即为所求转换成的十进制数二进制数过长可转为八/十六进制再进行该方法，注意别错位 十进制数转换成 8421BCD 码 即，用 四位二进制数 来表示 一位十进制，8421 分别为每位的 权换算方法同理十六进制与二进制，但 8421 码最大仅能为 9，四位二进制表示一位十六进制，最大可为 F故，8421 码是为了用来表示十进制数，总权加起来 > 9 的 8421 码是不存在的重点：别把 BCD 跟十进制转二进制搞混了，同一个十进制数的 BCD 码不一定等于转换的二进制，要转换就乖乖按前面方法做 BCD 码 与循环码 码通常是以逻辑电路功能分析和组合逻辑设计让实现码的转换的形式出现，是跟真值表挂钩的，需要知道怎么取像 8421 这种数字开头的 BCD 码指的就是用四位二进制数来表示十进制数，对应数字即对应位置的权，跟 8421 BCD 码换算同理余 3 码：在 8421 的基础上加个 3 ，即加个 0011，所以题目问到的时候说输入，不用把十六种情况都列出来循环码：不属于 BCD 码，所以不局限于 0 ~ 9 → 任何相邻的码字中，仅有一位代码不同，其他相同虽然不知道老师在不在意循环码在真值表中书写的顺序，不过可以用卡诺图来记忆，按照正常的卡诺图来读它们每格的编号：当 AB 为竖行时：第一行从左往右，第二行从右往左，第三行从左往右这样迂回读取，就是循环码的顺序当 AB 为横行时：纵向迂回读下图是循环码转格雷码， 譬如例题“一个电路有三个输入端……，当其中两个输入端为高电平时，输出 X 为高电平” 列真值表（列即 输入端：A 、B 、C ……与 输出端：X ……，填入数据为 信号 0、1）：先将全部输入端信号可能存在的情况列在表格中，有 n 个输入端，便会有例题中的意思便是当两个输入端为 1 1 时，输出 X 输出的就会 是 1 ，不满足有两个输入端为高电平的情况，输出 X 输出就会是 0 写出逻辑表达式：第一种方法：找出真值表中所有输出为 1 的行，此类行中每行对应的输入变量作乘积（输入时为 0 的变量上加 非号），最终将所有乘积项加起来第二种方法：找出真值表中所有输出为 0 的行，此类行中每行对应的输入变量求和（输入时为 1 的变量上加 非号），最终将所有求和项作乘积两种方法后都需化简才能作为最终的逻辑表达式（不过书上习题答案没有化简，可以先放着，写完所有题回来有空化简） 化简逻辑函数/求函数的值 当然求函数的值可以直接代布尔代数基本定律也具有 结合律、交换律、分配律注意：题目中可能要求了必须用什么方法 代数法： 并项法：
备注：铅笔标，写完 1 跟 无关项 就擦掉，否则很影响圈 将逻辑函数（一般需要将函数 → 最小项之和形式/“与或”表达式，展开为最小项方法在下面）中出现的最小项在卡诺图中标出（取值为 1 ）真值表也可转为卡诺图：输出为 1 时的输入变量情况对应在卡诺图中填 1 就行此处的相邻并不受表格边缘限制，找到就圈出来（主要圈的是 1 ，无关项是帮忙辅助圈 1 的，即 它 可 0 可 1 ，看你圈东西时候的需要）两个相邻的 1 可合并，保留相同的部分（消 1 变量）四个相邻的 1 可合并，保留相同的部分（消 2 变量）八个相邻的 1 可合并，保留相同的部分（消 3 变量），此类型中，表格两端竖着的列并不能合并消变量一个方格可被包围多次，但每个包围圈必须有新的方格：在此情况下，能圈多就圈多！！！保留的相同部分，变量取的是 0 时记得对应取非，1 就是原变量，最后全部保留的加起来做题思路：逻辑函数转换为合适的形式 → 画出卡诺图 → 找 8 保 1 → 找 4 保 2 → 找 2 保 3 → 孤立的 1 圈出来 → 写出合并后的最简“与或”表达式无关项：
譬如， 建议写完最后来合并同样的，否则容易出错 最终式子化成最小项之和的模式比如这样，
|
【本文地址】
今日新闻 |
点击排行 |
|
推荐新闻 |
图片新闻 |
|
专题文章 |