计算机的基本组成部分

其中运算器和控制器合称为中央处理器。内存储器和中央处理器合在一起称为主机。 

进行算术和逻辑运算的部件，运算数据以二进制格式给出，它可从存储器取出或来自输入设备，运算结果或写入存储器，或通过输出设备输出。

算术逻辑单元（ALU）：负责数据处理，实现对数据的算术运算和逻辑运算，暂时存储计算结果等

累加寄存器（AC）：当ALU执行算术或是逻辑运算的时候，为ALU提供一个工作区。

数据缓存寄存器（DR）：对内存进行读写操作时，用DR暂时存放由内存读写的一条指令或一个数据字。作为CPU和内存、外设之间在操作速度上的缓冲，以及数据传送的中转站。

状态条件寄存器（PSW）：保存根据算术指令和逻辑指令运行或测试的结果建立的各种条件码的内容，主要分为状态标志和控制标志。如运算结果进位标志(C)、运算结果溢出标志(V)、运算结果为0标志(Z)、运算结果为负标志(N)、中断标志(I)、方向标志(D)等。

协调整个计算机系统的正常工作。它主要包括指令寄存器、指令译码及时序控制等部件。运算器与控制器一起又称为中央处理部件。

程序计数器（PC）：具有寄存信息和记数两种功能，又称为指令计数器。

指令寄存器（IR）：当CPU执行一条指令时，先把它从内存储器取到指令缓存器中，再送入到指令寄存器中，然后经过指令译码器的译码，从而产生各种微操作。　　

地址寄存器（AR）：保存当前CPU所访问的内存单元的地址，由于CPU和内存在操作速度上的差异，所以需要使用AR保持地址信息，直到内存的读写操作完成。

指令译码器（ID）：指令译码器对指令的操作码和地址码进行解析，转换成相应的操作信号，控制各部件的工作，完成所需要的功能。

时序部件：以时钟脉冲为基础，产生不同指令相对应的周期、节拍、工作脉冲等时序信号，以实现机器指令执行过程的时序控制。

存放数据和程序的部件，它通过地址线和数线与其他部件相连。

按按信息可保存型分类，分为易失性存储器和非易失性存储器。

易失性存储器

（掉电数据会被清除）

按计算机中的作用（层次）分类，分为高速缓冲存储器、主存储器和辅助存储器。

1、高速缓冲存储器（Cache）

Cache的作用：为了解决CPU和主存之间速度不匹配而采用的技术。

cache特性：具有空间局部性以及时间局部性。

cache的组成：SRAM和控制逻辑。如果cache在CPU芯片外，它的控制逻辑一般和主存控制逻辑合成在一起，称主存/cache控制器。若cache在CPU内，则由CPU提供它的控制逻辑。

CPU与cache之间的数据交换是以字为单位，而cache与主存之间的数据交换是以块为单位。一个块由若干字组成，是定长的。

想要搞清 按字寻址 和 按字节寻址 就要先搞清位、字节、字长、字的定义 ： 

位：数据存储的最小单位。计算机中最小的数据单位，一个位的取值只能是0或1； 字节：由八位二进制数组成，是计算机中最基本的计量单位，也是最重要的计量单位（个人理解）。 字长：计算机中对CPU在单位时间内能处理的最大二进制数的位数叫做字长。 字：字是不同计算机系统中占据一个单独的地址(内存单元的编号)并作为一个单元(由一个或多个字节组合而成)处理的一组二进制数。 下面是我对于 按字寻址 和 按字节寻址 的理解：

按字节寻址：最通俗的理解就是一组地址线的每个不同状态对应一个字节的地址。比如说有24根地址线，按字节寻址，而且每根线有两个状态，那么24根地址线组成的地址信号就有2^24个不同状态，每个状态对应一个字节的地址空间的话，24根地址线的可寻址空间2^24B，即16MB。 按字寻址：最通俗的理解就是一组地址线的每个不同状态对应一个字的地址。因为字节是计算机中最基本的计量单位且一个字由若干字节构成，所以计算机在寻址过程中会区分字里面的字节，即会给字里面的字节编址，这样就会占用部分地址线。比如说有24根地址线，按字寻址，字长16位，16位即两个字节，这样就会占用一根地址线用来字内寻址，这样就剩下23根地址线，所以寻址范围是2^23W，即8MW，这里W是字长的意思。

2、主存储器

（1）地址

如1234578H在主存储器中如何进行存储?

大端方式：数据的高字节保存在内存的低地址中，而数据的低字节保存在内存的高地址中，高位字节地址为字地址。

小端方式：数据的高字节保存在内存的高地址中，而数据的低字节保存在内存的低地址中，低位字节地址为字地址。

寻址方式及寻址范围计算：

地址线 存储单元的个数=存储容量=2^地址线的条数 ，一个存储单元占一个字节(1B,也就是8位)。字节用来计量存储容量。 一个cpu的N根地址总线，则可以说这个CPU的地址总线宽度为N。这样cpu最多可以寻址2^N个内存单元

地址线24根，按字节寻址，地址个数=2^24*1B=16MB

如果字长16位，按字寻址，地址个数=8MW（字长16位，16位即两个字节，这样就会占用一根地址线用来字内寻址，剩下23根地址线，寻址范围是2^23W，即8MW）

如果字长32位，按字寻址，地址个数=4MW（字长32，32位即四个字节，占用两根地址线用来字内寻址，剩下22根地址线，寻址范围2^22W，即4MW）

（2）内存容量/芯片计算

按位（bit）计算：存储容量=存储单元个数×存储字长

按字节（Byte）计算：存储容量=存储单元个数×存储字长/8

3、辅助存储器

磁盘存储器

非格式化容量=面数×道数（面）×每个磁道的容量格式化容量=面数×道数（面）×扇区数（道）×字节数（扇区）

4、虚拟存储器

虚拟存储器是指具有请求调入功能和置换功能，能从逻辑上对内存容量加以扩充的一种存储系统。其逻辑容量由内存容量和外存容量之和所决定，其运行速度接近内存速度，而每位的成本又接近于外存。

虚拟存储器实现方法

虚拟存储器的实现都建立在离散分配内存的管理方式

（1）分页请求系统

在分页系统的基础上增加了请求页面功能和页面置换功能。置换以页面为单位。需要硬件和软件的支持

硬件：① 请求分页的页表机制 ② 缺页中断机构 ③ 地址变换机构

软件：① 请求调页的软件 ② 页面置换的软件

（2）请求分段系统

在分段系统的基础上增加了调段及分段置换功能。置换以段为单位。需要硬件和软件的支持

硬件：① 请求分段的段表机制 ② 缺段中断机构 ③ 地址变换机构

软件：① 请求调段的软件 ② 实现段置换的软件  

5、RAM/ROM

RAM（随机存取存储器）：

作用： 用于临时存储计算机正在运行的程序和数据。当计算机启动时，操作系统和其他必要的程序会被加载到RAM中，以便 CPU（中央处理器）能够快速访问这些数据。 特性： 易失性： RAM是易失性存储器，意味着当计算机断电时，其中的数据会丢失。 随机存取： 可以随机访问RAM中的任何位置，而不必按照顺序逐个访问。 快速读写： RAM的读写速度相对较快，这有助于提高计算机的整体性能。 ROM（只读存储器）：

作用： 主要用于存储计算机的固件（firmware）和永久性的系统程序。固件是一种永久性存储的程序，通常用于启动计算机和初始化硬件。 特性： 非易失性： ROM是非易失性存储器，即使在断电的情况下，其中的数据仍然保持不变。 只读： 一旦数据被存储在ROM中，通常就不能被用户修改，这是为了保护存储的固件和系统程序不受意外更改。 顺序访问： 数据通常按照预定的顺序进行访问，而不像RAM那样可以随机访问。

6、存储器按存取方式分

随机存储器的单元上是有地址的

访问随机存储器上的任意一个单元

典型代表---内存

顺序存储设备上是没有地址的；所以数据写的时候就是按照顺序依次写到顺序存储器上面的

典型代表---磁带

直接存储器设备上是有地址的

但是读取数据的时间与磁头与数据的相对位置有关，所以读取数据的时间是不一样的

典型代表---机械硬盘

7、相联存储器

指其中任一存储项都可以直接用该项的内容作为地址来存取的存储器。选用来寻址存储器的子段叫做关键字，简称为键。这样，存放在相联存储器的项中的项可以看成具有下列格式： KEY，DATA 其中键KEY是地址，而数据DATA是读写信息。 由此可知，相联存储器的基本原理是把存储单元所存内容的某一部分作为检索项(即关键字项)，去检索该存储器，并将存储器中与该检索项符合的存储单元内容进行读出或写入。

8、存储的单位换算

输入设备：包括各类输入设备及输入接口。

输出设备：包括各类输出设备及输出接口。

内存与接口的编址

内存与接口地址独立编址方法：

I/O端口编址和存储器的编址相互独立，即I/O端口地址空间和存储器地址空间分开设置，互不影响。采用这种编址方式，对I/O端口的操作使用输入/输出指令(I/O指令)。

优点： 不占用内存空间；使用I/O指令，程序清晰，很容易看出是I/O操作还是存储器操作；译码电路比较简单(因为I／0端口的地址空间一般较小，所用地址线也就较少)。 缺点：只能用专门的I/O指令，访问端口的方法不如访问存储器的方法多。

内存与接口地址统一编址方法： 在这种编址方式中，I/O端口和内存单元统一编址，即把I/O端口当作内存单元对待，从整个内存空间中划出一个子空间给I/O端口，每一个I/O端口分配一个地址码，用访问存储器的指令对I/O端口进行操作。 

优点： I/O端口的数目几乎不受限制；访问内存指令均适用于I/O端口，对I/O端口的数据处理能力强； cpu无需产生区别访问内存操作和I/O操作的控制信号，从而可减少引脚。

缺点： 程序中I/O操作不清晰，难以区分程序中的I/O操作和存储器操作；I/O端口占用了一部分内存空间； I/O端口地址译码电路较复杂(因为内存的地址位数较多)。

程序控制（查询）方式

程序控制（查询）方式，分为无条件传送和程序查询方式两种(一般考的较多的是程序查询方式)。该方法优点是简单，硬件开销小，但I/O能力不高，严重影响CPU的利用率。

将CPU和I/O的效率分开来看，I/O的效率要比CPU的速度低，这个过程当中无条件查询就是CPU默认I/O一直是准备好的，要用的时候CPU直接调用I/O进行传输，显然这种情况太理想化了，所以这里会用到程序查询的方式，CPU不断的查询，I/O到底有没有准备好，准备好了再进行调用，没有准备好的话，CPU会持续等待I/O准备，这个过程会严重影响CPU的利用率。

举个例子：直播课程中，老师会先检查相应的设备，问大家是否能够正常接收，这个过程当中，如果大家没有回复，老师会再次进行询问，期间老师是无法正常上课的，必须等大家响应正常的情况下才能继续上课。因此在这样的场景下，CPU的利用率是非常低的。

程序中断方式

常见的设备：鼠标、键盘。 程序中断方式，与程序控制方式相比，中断方式因为CPU无需等待I/O的状态，CPU会在断点的情况下才去响应，从而提高了传输请求的响应速度。

I/O开始和结束的时候会提交中断请求，然后CPU会开始处理，这个过程中，I/O的具体传输过程和CPU的事务是可以并行的，所以CPU的效率有了大大的提升。

举个例子：老师该上课上课，学员该听课听课，学员发现自己卡顿了，在公屏上发个状态，这种情况下，就会打断老师上课的进程，这个打断的过程就叫做中断，中断的方式一般是适用于某些急需要处理的异常或者紧急情况。在一个程序的执行过程，它会接收到中断请求，那么程序的执行会出现端点，断点这里所涉及到的程序的一些状态都会记录下来，放在一个栈中，这个记录的过程叫做保存现场，或者叫保护现场。出现断点后，会有一定的软硬件去负责处理中断的优先级的判断，去响应中断，如何来响应？它会查看中断向量表，通过响应的入口，找到对应的中断服务程序，中断服务程序响应完了，即卡顿解决了，会回到课程进度上，返回终端，这个过程，返回会返回到断点将保存的现场依次进行恢复。

接收中断请求——中断判优——中断响应——中断处理——中断返回，的过程。

DMA方式

常见的设备：U盘、硬盘。 DMA方式，是为了在主存与外设之间实现高速、批量数据交换而设置的。DMA方式比程序控制方式与中断方式都高效。

DMA方式的具体控制方式是由DMA控制器，即DMAC来进行处理，CPU不需要参与，所以CPU的效率会更高。

在DMA方式中，DMAC会获取总线控制权，然后往下去执行。DMA方式，在传输之前是需要CPU进行预处理，传输之后，会用中断方式进行后面的处理，而具体的传输同样是不需要CPU参与的。

(DMAC向总线裁决逻辑提出总线请求；CPU执行当前总线周期即可释放总线控制权。此时DMA响应，通过DMAC通知I/O接口开始DMA传输。)

1、CPU的性能指标

核心数

2、总线

定义：是计算机各种功能部件之间传送信息的公共通信干线，是由导线组成的传输线束。

设备间的连接方式：

按功能分

性能指标

总线上个各种操作的频率，为总线周期的倒数。若总线周期=N个时钟周期，则总线的工作频率=1/总线周期=时钟频率/N

实际上指一秒传送几次数据。

总线周期与总线时钟周期的关系：

大多数情况下，一个总线周期包括多个总线时钟周期。

有的时候，一个总线周期就是一个总线时钟周期。

有的时候，一个总线时钟周期可包含多个总线周期。

总线带宽=总线工作频率×总线宽带（bit/s）=总线工作频率×（总线带宽/8）(B/s)

=总线宽带/总线周期（bit/s）=（总线宽带/8）/总线周期（B/s）

注：总线带宽是指总线本身所能达到的最高传输速率。

在计算实际的有效数据传输率时，要用实际传输的数据量除以耗时。