张琛

个人简介：

本人于2014-2018年就读于大连理工大学集成电路设计与集成系统专业，于2018年6月获得学士学位，在校期间曾获国家励志奖学金，大连市数学竞赛二等奖、优秀毕业生等荣誉。于2017年获得推荐免试攻读硕士研究生资格，现就读于北京大学信息工程学院微电子学与固体电子学专业，目前为研究生二年级。

研究方向简介：

研究方向主要是ADPLL（全数字锁相环）中的子模块设计及时域电路设计，包括TDC（时间-数字转换器）和TA（时间放大器）的设计。目前已成功设计了一个使用基于开关环形振荡器的时间寄存器的宽输入范围8/16倍增益的时间放大器（A Wide Input Range 8/16x Time Amplifier with Gated Ring Oscillator Based Time Registers），该文章已被MWSCAS（中西部电路与系统研讨会）接收。后面会继续从事TDC或DCO（数控振荡器）的研究工作。