| 三种方式实现D触发器（FPGA） | 您所在的位置：网站首页 › 触发器的三种触发方式是 › 三种方式实现D触发器（FPGA） |
三种方式实现D触发器（FPGA）
|
文章目录
1、安装软件Quartus II 13.12、Modelsim SE软件的安装3、D触发器4、使用Quartus-II 中自己用门电路设计一个D触发器4.1、创建工程项目4.2、创建一个波形文件4.3、编译原理图文件4.4、创建vwm格式波形文件
5、在 Quartus-II 中直接调用一个D触发器电路5.1、创建工程5.2、创建方框文件5.3、进行时序仿真
6、用Verilog语言实现D触发器7、参考
1、安装软件Quartus II 13.1
详细安装教程可见：https://blog.csdn.net/qq_43279579/article/details/115158140?spm=1001.2014.3001.5502 2、Modelsim SE软件的安装详细安装教程可见：https://blog.csdn.net/qq_43279579/article/details/115176423 3、D触发器 1、什么是D触发器？ D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。 2、D触发器的结构是什么？ D触发器有四个管脚，分别是输入信号D，输出信号Q，时钟信号CLK以及复位信号RESET，如下图 其功能是当RESET为低电平（0），Q处于低电平状态；当RESET为高电平（1），通过观察CLK状态，当CLK信号由0变1（上升沿）的时候，若D为低电平，Q就为低电平，若D为高电平，Q就为高电平。 3、D触发器的波形图是什么？ 理想状态： 初始状态：设置复位信号（rst_n）为1，d为0，q为1 变化过程： rst_n为0的时候，q的值始终为0；rst_n为1的时候，当clk由0变为1，q的值根据d值而发生变化（值同） 实际状态 q值发生变化的时候，存在一定的延时（上升沿的时候q的值为变化之前的值） 4、使用Quartus-II 中自己用门电路设计一个D触发器 4.1、创建工程项目 1、实现使用Quartus II 13.1创建一个新工程 2、给项目命名并选择保存位置 3、根据使用的FPGA，进行选择芯片系列及类型 4、下一步直接跳过，然后完成工程的创建 1、Files---->New新建一个文件 2、然后选择Block Diagram/Schematic File，点击OK完成文件的创建 3、选择nand2，二个输入的与非门，依次添加四个and2和一个非门not 添加完成 4、选择连线工具，完成线路连接 5、保存电路图 1、启动分析与综合（全编译） 2、Tools —> Netlist Viewers —> RTL Viewer查看硬件原理图 1、选择VWF 2、选择Edit->Insert->Insert Node or Bus 3、编辑输入Clk，产生时钟信号 4、鼠标选择D，Q信号Q_n,，进行编辑 5、双击对应的线段可对其值进行编辑 6、进行时序波形仿真会报错 7、此时选择选择tools->Launch Simulation Library Compiler 选择Modsim仿真软件的安装目录输入并在项目的qsim文件夹下输出 8、然后返回vwm文件中，点击时序仿真，仿真结果如下 1、创建的方法同4中的一样，此处不再赘述 5.2、创建方框文件 1、搜索dff调用D触发器 2、完成之后如下图 3、启动分析与综合（全编译），使用rtl viewer查看硬件电路图 1、创建方法同4.4一样 2、时序仿真结果 1、创建Verilog项目工程 2、创建Verilog文件（点击File->New，选中Verilog） 3、编写代码并编译 //dwave是文件名 module Verilog_D(d,clk,q); input d; input clk; output q; reg q; always @ (posedge clk)//我们用正的时钟沿做它的敏感信号 begin q |
添加Node or Bus 
得到波形图 
【本文地址】