片上电源电压噪声功率谱测量方法综述 您所在的位置:网站首页 芯片的噪声容限 片上电源电压噪声功率谱测量方法综述

片上电源电压噪声功率谱测量方法综述

2024-07-16 16:57| 来源: 网络整理| 查看: 265

0 引言

    现代的片上系统(SoC)的功能越来越复杂,性能要求也在不断提高,为了保证系统良好稳定地工作,其电源网络是十分复杂的。随着工艺尺寸越来越小,片上走线和走线、走线和器件之间的寄生越来越大,相互之间的耦合和干扰也就越来越大,更加恶化了片上电源噪声的情形。同时,电源供电电压越来越低,导致噪声容限越来越小,所以电源网络模型在芯片的设计过程中是十分重要的。要想获得准确的电源网络模型,需要在芯片生产出来后,对芯片内部的电源电压噪声(PSN)进行实际测量,再由测得的噪声数据反推出电源网络模型的参数。

    片上PSN测量类型主要可以分为时域波形测量[1-4]和噪声功率谱测量两种[5-9],本文主要介绍片上噪声功率谱测量技术。片上电源电压功率谱测量主要是基于维纳-辛钦定理,对电源电压上的周期平稳噪声进行测量[6],以得到噪声的频率和幅度信息。根据这些信息,同时也可以进一步确定噪声源的位置,并预估其对芯片中各个模块性能的影响。

本文详细内容请下载:http://www.chinaaet.com/resource/share/2000003694。

作者信息:

翟鹏飞1,周  雄1,李  强1,2

(1.电子科技大学 电子科学与工程学院,四川 成都610054;

2.琶洲实验室-人工智能与数字经济广东省实验室,广东 广州510330)

wd.jpg



【本文地址】

公司简介

联系我们

今日新闻

    推荐新闻

    专题文章
      CopyRight 2018-2019 实验室设备网 版权所有