基于CPLD的编码器信号处理电路设计 您所在的位置:网站首页 编码器倍频电路 基于CPLD的编码器信号处理电路设计

基于CPLD的编码器信号处理电路设计

2024-07-11 11:41| 来源: 网络整理| 查看: 265

来自 百度文库  喜欢 0

阅读量:

111

作者:

蒋利兵,张玉,吴刚,谭彧

展开

摘要:

基于CPLD芯片,对增量式编码器输出信号进行处理,实现了编码器信号的整形滤波,倍频和鉴相.为了提高编码器的测量精度,设计了一种4倍频脉冲输出电路,提高了编码器的分辨率,并设计了鉴相电路,实现正反向的角度或速度测量.文中给出了Quartus原理图输入电路,时序仿真结果,以及试验测试结果.文中的研究在角度位移等测量领域有着广泛应用价值.

展开

关键词:

CPLD;编码器;倍频;鉴相

DOI:

10.3969/j.issn.1002-1841.2012.04.033

被引量:

14

年份:

2012



【本文地址】

公司简介

联系我们

今日新闻

    推荐新闻

    专题文章
      CopyRight 2018-2019 实验室设备网 版权所有