在IC版图设计中dummy的作用

　　在IC版图设计中除了要体现电路的逻辑或功能确保LVS验证正确外，还要增加一些与LVS（电路匹配）无关的图形，以减小中间过程中的偏差，我们通常称这些图形为dummy layer。

　　1、保证可制造性，防止芯片在制造过程中由于曝光过渡或不足而导致的蚀刻失败：如在tapeout的时候会检查芯片的density，插入dummy metal、dummy poly、dummy diff等；

　　2、避免由于光刻过程中光的反射与衍射而影响到关键元器件物理图形的精度进又而影响其size：如在模拟电路的电阻、电容阵列外围加上dummy res和dummy cap等，以及关键MOS附近加dummy MOS等；

　　3、避免芯片中的noise对关键信号的影响，在关键信号的周围加上dummy routing layer后者dummy元器件：如对于某些易受干扰的信号线除了尽量减小其走线长度外，还应该在其走线的左右和上下都加上dummy metal/poly并接地，保证其不受noise的影响。在cap外围加dummy cap也有类似的作用。

　　1、MOS　dummy

　　在MOS　两侧增加dummy poly，避免Length受到影响。对NMOS先加P type guard ring　连接VSS，接着加N　type guard ring　连接VDD。对PMOS先加N type 连接VDD，接着加P　type连接VSS。拆分MOS应为偶数根，Source端与四周guar ring就近连接。比如拆分NMOS为偶数根， 连接VSS的端在外侧并直接与四周guard ring相连。

　　2、RES　dummy

　　类似于MOS　dummy方法增加dummy，　有时会在四周都加上。在poly/diff 电阻下面增加nwell　减轻noise　对电阻的影响，nwell连接高电位与sub反偏。Nwell电阻四周加sub cont　连接VSS。Nwell电阻为了降低光照使电阻阻值下降的影响，在上面覆盖metal并连接高电位。其次为给nwell电阻足够的margin　通常nwell宽度5-6um。

　　3、 CAP dummy

　　增加dummy方法类似，用Nwell阻挡相自于substrate的noise，Nwell接高电位与sub 反偏。

　　4、 关键走线与左右或上下走线的屏蔽采用相同层或中间层连接VSS来处理。