「数字电子技术基础」6.触发器 | 您所在的位置:网站首页 › 数字电子技术基础逻辑图怎么画出来 › 「数字电子技术基础」6.触发器 |
目录
触发器RS触发器引入(基本RS触发器)时钟(电平触发RS触发器)主从(脉冲触发RS触发器)
D触发器基本D触发器电平触发D触发器边沿触发D触发器
JK触发器脉冲触发JK触发器边沿触发JK触发器
T触发器和T'触发器触发器的状态方程不同触发器间的转换
触发器
触发器(Flip-Flop),从英语单词来看就是“翻转器”的意思。首先,数字器件只有01两种状态,因此数字电路工作的过程也就是01之间翻转的过程。为什么叫触发器呢?因为这个元件进行翻转,需要一个触发。按照触发的条件不同,可以将触发器分为无触发、电平触发(时钟触发)、脉冲触发、边沿触发。 不过比起触发方式,更加通用的分类方法是按照逻辑功能。这样可以分为RS、JK、D、T触发器。 RS触发器R->Reset,清零 S->Set,置位 输入置位和清零信号,触发器给出相应的动作。 引入(基本RS触发器)上图:如果要存一个状态(0或者1),可以采用两个非门串连。由于数字电路具有稳定性,最终的输出总会稳定到高质量的0或者高质量的1。 中图:但是只用两个非门的话到底存了0还是存了1呢?实际上是随机的。为了能够自主控制,将非门换成或非门。如果I1和I2输入0,那么与非门就退化成非门了。如果有输入1,也就会有相应的Q和Q’的输出。 下图:这样就构成了基本RS触发器 状态方程 Q ∗ = S + R Q ‾ S R = 0 Q^*=S+R\overline Q\newline SR=0 Q∗=S+RQSR=0 时钟(电平触发RS触发器)看了之前的基本RS触发器结构发现,只要输入发生改变,输出就会有相应的变化,那也就意味着不论有什么干扰,都会被反应到输出上面。所以我们想要控制它什么时间工作,什么时间不工作。也就是引入一个控制信号。控制不同的模块协同工作的脉冲信号就叫做时钟信号。 通过与非门控制,当时钟为高电平,与非门退化成非门。而当时钟为低电平,与非门就不通了,达到了控制的作用。 下面这个故事应该能有助于大家理解主从结构。 假如你是一个面试官,面试一个人安排了十分钟。但是面试者可能会提前到,直接推门进来打断前面的面试。也可能打开门的时候请进来的是一个路过的路人。 为了保证面试尽量少的被干扰,可以采取这样一种方式: 设置一个只能容纳一人的等待室。那么等你下次开门的时候进来的就一定是等待室里面的这个人了。 这就是主从结构的要点:用一个触发器担任等待室,接收外部的信号。用另一个触发器担当输出,输入经过前级触发器处理过的信号。 主从结构的图示为两个小台阶。 RS触发器的常见结构就这些了,最终发现输入的限制仍旧没有解除,需要在输入的时候格外注意,保证SR=0。为了解决输入的限制,采用了两种新的思路。 D触发器D->Data(也有一个版本叫Delay) 输入数据信号,将这个数据信号输出(因为有传输延迟时间所以Delay也挺贴切的) 如果要保证SR=0,那么我让S=D,R=D’,这样两个量永远处于相反状态,限制就解除了。以这个思路制作D触发器。 基本D触发器
这里补充一个知识点:延迟的存在 关于JK两个字母的由来有许多版本。其中比较可信的是,某个大佬在表达触发器输入的时候,采用了AB,CD,EF,GH,JK这一组字母(I可能留给其他的输入了)因此也就有了J输入和K输入的概念。 JK触发器采用和D触发器不同的设计理念。D触发器是从输入下手,杜绝了同时输入有效的情况。而JK触发器则是更改了电路结构,通过引入反馈,使得同一时刻只有一个输入有效,而另一个输入无效。 脉冲触发JK触发器
内部结构比较复杂,也不需要掌握只需要识别>符号代表边沿触发,不取反表示上升沿,取反表示下降沿就可以了。 T->Toggle(翻转) 不太重要的两个触发器,内部结构也不再介绍。左边是T,右边是T’
首先明确一点:所有触发器都可以由JK触发器转化而成 这里举两个例子: 1.用D触发器加逻辑门构成JK触发器 2.使用与门和D触发器构成T触发器
|
CopyRight 2018-2019 实验室设备网 版权所有 |