STM32之双ADC详解

最近，项目中要采集两路马达的电流值，对电流值的稳定性有一定要求，所以采用了DMA+双ADC采集电流值。最初用的是DMA+ADC的2个通道，采集的数据老是错位且数据变化波动很大，找了几种方法都没有解决，最后采用DMA+双ADC的方式，才算基本解决，但偶尔也有数据变化不正常，数据错位倒没发生。

双 ADC 的机制就是使用两个 ADC 同时采样一个或者多个通道。双重ADC 模式较独立模式一个最大的优势就是提高了采样率，弥补了单个 ADC 采样不够快的缺点。

双ADC工作框图 双ADC模式

在双ADC模式里，根据ADC1_CR1寄存器中DUALMOD[2:0]位所选的模式，转换的启动可以是ADC1主和ADC2从的交替触发或同步触发。

注意：在双ADC模式里，当转换配置成由外部事件触发时，用户必须将其设置成仅触发主ADC，从ADC设置成软件触发，这样可以防止意外的触发从转换。 但是，主和从ADC的外部触发必须同时被激活。

注意： 在双ADC模式里，为了在主数据寄存器上读取从转换数据，必须使能DMA位，即使不使用DMA传输规则通道数据。

同步规则模式

此模式在规则通道组上执行。外部触发来自ADC1的规则组多路开关(由ADC1_CR2寄存器的EXTSEL[2:0]选择)， 它同时给ADC2提供同步触发。

注意：不要在2个ADC上转换相同的通道((两个ADC在同一个通道上的采样时间不能重叠)。

在ADC1或ADC2的转换结束时： ● 产生一个32位DMA传输请求(如果设置了DMA位)， 32位的ADC1_DR寄存器内容传输到SRAM中，它上半个字包含ADC2的转换数据，低半个字包含ADC1的转换数据。

● 当所有ADC1/ADC2规则通道都被转换完时，产生EOC中断(若任一ADC接口开放了中断)。

注： 在同步规则模式中，必须转换具有相同时间长度的序列，或保证触发的间隔比2个序列中较长的序列长，否则当较长序列的转换还未完成时，具有较短序列的ADC转换可能会被重启。 扫描模式

此模式用来扫描一组模拟通道。 扫描模式可通过设置ADC_CR1寄存器的SCAN位来选择。一旦这个位被设置， ADC扫描所有被ADC_SQRX寄存器(对规则通道)或ADC_JSQR(对注入通道)选中的所有通道。在每个组的每个通道上执行单次转换。在每个转换结束时，同一组的下一个通道被自动转换。如果设置了CONT位，转换不会在选择组的最后一个通道上停止，而是再次从选择组的第一个通道继续转换。

如果设置了DMA位，在每次EOC后， DMA控制器把规则组通道的转换数据传输到SRAM中。而 注入通道转换的数据总是存储在ADC_JDRx寄存器中。

连续转换模式 单次转换 外部触发转换

转换可以由外部事件触发(例如定时器捕获，EXTI线)。如果设置了EXTTRIG控制位，则外部事件就能够触发转换。 EXTSEL[2:0]和JEXTSEL2:0]控制位允许应用程序选择8个可能的事件中的某一个，可以触发规则和注入组的采样。

注意： 当外部触发信号被选为ADC规则或注入转换时，只有它的上升沿可以启动转换 数据对齐

ADC_CR2寄存器中的ALIGN位选择转换后数据储存的对齐方式。数据可以左对齐或右对齐，如图29和图30所示。 注入组通道转换的数据值已经减去了在ADC_JOFRx寄存器中定义的偏移量，因此结果可以是一个负值。 SEXT位是扩展的符号值。 对于规则组通道，不需减去偏移值，因此只有12个位有效。 通道选择

有16个多路通道。可以把转换组织成两组：规则组和注入组。在任意多个通道上以任意顺序进行的一系列转换构成成组转换。例如，可以如下顺序完成转换：通道3、通道8、通道2、通道 2、通道0、通道2、通道2、通道15。

● 规则组由多达16个转换组成。规则通道和它们的转换顺序在ADC_SQRx寄存器中选择。规则组中转换的总数应写入ADC_SQR1寄存器的L[3:0]位中。

● 注入组由多达4个转换组成。注入通道和它们的转换顺序在ADC_JSQR寄存器中选择。注入组里的转换总数目应写入ADC_JSQR寄存器的L[1:0]位中。

如果ADC_SQRx或ADC_JSQR寄存器在转换期间被更改，当前的转换被清除，一个新的启动脉冲将发送到ADC以转换新选择的组。

ADC时钟

ADC预分频器的ADCCLK是ADC模块的时钟来源。通常，由时钟控制器提供的ADCCLK时钟和PCLK2（APB2时钟）同步。RCC控制器为ADC时钟提供一个专用的可编程预分频器。 一般情况下：不要让ADC时钟超过14MHz，否则可能不准。

也就是说，如果按照默认设置PCLK2为72MHz，此时应为6分频或者8分频。

可编程的通道采样时间

ADC使用若干个ADC_CLK周期对输入电压采样，采样周期数目可以通过ADC_SMPR1和ADC_SMPR2寄存器中的SMP[2:0]位更改。每个通道可以分别用不同的时间采样。

总转换时间如下计算：

TCONV = 采样时间+ 12.5个周期

例如：当ADCCLK=14MHz，采样时间为1.5周期，TCONV = 1.5 + 12.5 = 14周期 = 1μs

校准

ADC有一个内置自校准模式。校准可大幅减小因内部电容器组的变化而造成的准精度误差。在校准期间，在每个电容器上都会计算出一个误差修正码(数字值)，这个码用于消除在随后的转换中每个电容器上产生的误差。

通过设置 ADC_CR2 寄存器的CAL位启动校准。一旦校准结束， CAL位被硬件复位，可以开始正常转换。建议在上电时执行一次ADC校准。校准阶段结束后，校准码储存在ADC_DR中。

注意： 1 建议在每次上电后执行一次校准。 2 启动校准前， ADC必须处于关电状态(ADON=’0’)超过至少两个ADC时钟周期 ADC中断

规则和注入组转换结束时能产生中断，当模拟看门狗状态位被设置时也能产生中断。它们都有独立的中断使能位。

注： ADC1和ADC2的中断映射在同一个中断向量上，而ADC3的中断有自己的中断向量。 ADC_SR寄存器中有2个其他标志，但是它们没有相关联的中断： ● JSTRT(注入组通道转换的启动) ● STRT(规则组通道转换的启动)

ADC状态寄存器（ADC_SR） ADC控制寄存器（ADC_CR1） ADC控制寄存器（ADC_CR2） ADC采样时间寄存器（ADC_SMPRx） ADC规则序列寄存器（ADC_SQRx） ADC规则数据寄存器（ADC_DR）