半导体结构及其制备方法技术

【技术实现步骤摘要】 半导体结构及其制备方法

[0001]本申请涉及集成电路，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]VGAA(Vertical Gate‑All‑Around，垂直全包围栅极)晶体管，整个沟道外 轮廓都被栅极完全包裹。在同等尺寸结构下，相对于其它类型晶体管，VGAA 晶体管的栅极对沟道控制能力更强。因此，VGAA晶体管的尺寸可以进一步微 缩。因此，VGAA晶体管更加适用于高密度存储器件的开发的需求。[0003]同时，随着半导体特征尺寸的微缩，晶体管提供的驱动电流受到影响。

技术实现思路

[0004]基于此，本申请实施例提供一种半导体结构及其制备方法，可以有效降低 晶体管与存储结构之间的接触电阻，从而增大晶体管驱动电流。[0005]一种半导体结构，包括：[0006]晶体管结构，包括晶体管以及第一介质层，所述晶体管位于所述第一介质 层内部，且所述晶体管包括半导体柱以及至少部分包围所述半导体柱的栅极结 构，所述半导体柱顶部形成源区或漏区，所述第一介质层内具有凹槽，所述凹 槽暴露出所述半导体柱顶部；[0007]金属硅化物，位于所述凹槽内；[0008]电极层，位于所述金属硅化物上，且填满所述凹槽；[0009]存储结构，位于所述电极层上。[0010]在其中一个实施例中，所述半导体柱形成在半导体的衬底上，所述半导体 柱在所述衬底上的正投影与所述凹槽在所述衬底上的正投影重叠，或者位于所 述凹槽在所述衬底上的正投影内部。[0011]在其中一个实施例中，所述半导体柱形成在半导体的衬底上，所述凹槽在 所述衬底上的正投影位于所述存储结构在所述衬底上的正投影内部。[0012]在其中一个实施例中，所述半导体结构还包括：[0013]金属阻挡层，位于所述电极层与所述金属硅化物之间。[0014]在其中一个实施例中，所述金属阻挡层由所述凹槽内延伸至所述第一介质 层上。[0015]在其中一个实施例中，所述金属硅化物表面具有凹凸结构。[0016]在其中一个实施例中，所述半导体结构还包括：[0017]隔离保护层，覆盖所述存储结构以及所述第一介质层；[0018]第二介质层，位于所述隔离保护层上；[0019]导电插塞，贯穿所述第二介质层以及所述隔离保护层，而连接所述存储结 构顶部；[0020]金属层，位于所述第二介质层上，且连接所述导电插塞。[0021]一种半导体结构的制备方法，包括：[0022]提供晶体管结构，所述晶体管结构包括晶体管以及第一介质层，所述晶体 管位于所述第一介质层内部，且所述晶体管包括半导体柱以及至少部分包围所 述半导体柱的栅极结构，所述半导体柱顶部形成源区或漏区；[0023]于所述第一介质层内形成凹槽，所述凹槽暴露出所述半导体柱顶部；[0024]于所述凹槽内形成金属硅化物；[0025]于所述金属硅化物上形成电极层，以填满所述凹槽；[0026]于所述电极层上形成存储结构。[0027]在其中一个实施例中，所述于所述凹槽内形成金属硅化物，包括：[0028]于所述第一介质层表面以及所述凹槽内形成金属材料层；[0029]对所述金属材料层进行热处理，以于所述凹槽内形成所述金属硅化物；[0030]去除未反应的所述金属材料层。[0031]在其中一个实施例中，所述半导体柱形成在半导体的衬底上，所述半导体 柱在所述衬底上的正投影与所述凹槽在所述衬底上的正投影重叠，或者位于所 述凹槽在所述衬底上的正投影内部。[0032]在其中一个实施例中，所述半导体柱形成在半导体的衬底上，所述凹槽在 所述衬底上的正投影位于所述存储结构在所述衬底上的正投影内部。[0033]在其中一个实施例中，所述于所述凹槽内形成所述金属硅化物之后，还包 括：[0034]对所述金属硅化物进行图形化处理，以于所述金属硅化物表面形成凹凸结 构。[0035]在其中一个实施例中，所述于所述凹槽内形成所述金属硅化物之后，所述 于所述金属硅化物上形成电极层之前，还包括：[0036]于所述凹槽内形成金属阻挡层。[0037]在其中一个实施例中，所述于所述凹槽内形成金属阻挡层的同时，还于所 述第一介质层的上表面成所述金属阻挡层。[0038]在其中一个实施例中，所述于所述第一介质层内形成凹槽，还包括：[0039]去除所述半导体柱以上的所述第一介质层，使得所述第一介质层的上表面 与所述半导体柱的顶面齐平；[0040]对所述半导体柱的顶部进行回刻，以于所述第一介质层内形成所述凹槽。[0041]在其中一个实施例中，所述于所述电极层上形成存储结构之后，还包括：[0042]形成覆盖所述存储结构以及所述第一介质层的隔离保护层；[0043]于所述隔离保护层上形成第二介质层；[0044]形成贯穿所述第二介质层以及所述隔离保护层的互连通孔，且于所述互连 通孔内形成导电插塞；[0045]于所述第二介质层上形成金属层，所述金属层连接所述导电插塞。[0046]上述半导体结构及其制备方法，在第一介质层中形成了暴露半导体柱顶部 的凹槽。并在凹槽内先形成金属硅化物，然后再形成电极层。此时，通过金属 硅化物以及电极层可以有效降低漏区(或源区)与存储结构之间的接触电阻。 并且，电极层与金属硅化物同时形成在凹槽，从而可以对器件尺寸的精准控制。附图说明[0047]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施 例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述 中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付 出创造性劳动的前提下，还可以根据这些附图获得其他的附图。[0048]图1为一实施例中提供的半导体结构的制备方法的流程图；[0049]图2‑图12为一实施例中提供的半导体结构的制备过程中的截面结构示意 图；[0050]图13至图16为不同实施例中制备的半导体结构的截面结构示意图；[0051]图17为另一实施例中提供的半导体结构的制备过程中的截面结构示意图；[0052]图18为又一实施例中提供的半导体结构的制备过程中的截面结构示意图。[0053]附图标记说明：[0054]100‑晶体管结构，110‑晶体管，111‑半导体柱，112‑栅极结构，120‑第一介 质层，200‑金属硅化物，300‑电极层，400‑存储结构，401‑隔离层，402...

【技术保护点】

【技术特征摘要】 1.一种半导体结构，其特征在于，包括：晶体管结构，包括晶体管以及第一介质层，所述晶体管位于所述第一介质层内部，且所述晶体管包括半导体柱以及至少部分包围所述半导体柱的栅极结构，所述半导体柱顶部形成源区或漏区，所述第一介质层内具有凹槽，所述凹槽暴露出所述半导体柱顶部；金属硅化物，位于所述凹槽内；电极层，位于所述金属硅化物上，且填满所述凹槽；存储结构，位于所述电极层上。2.根据权利要求1所述的半导体结构，其特征在于，所述半导体柱形成在半导体的衬底上，所述半导体柱在所述衬底上的正投影与所述凹槽在所述衬底上的正投影重叠，或者位于所述凹槽在所述衬底上的正投影内部。3.根据权利要求1所述的半导体结构，其特征在于，所述半导体柱形成在半导体的衬底上，所述凹槽在所述衬底上的正投影位于所述存储结构在所述衬底上的正投影内部。4.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：金属阻挡层，位于所述电极层与所述金属硅化物之间。5.根据权利要求4所述的半导体结构，其特征在于，所述金属阻挡层由所述凹槽内延伸至所述第一介质层上。6.根据权利要求1所述的半导体结构，其特征在于，所述金属硅化物表面具有凹凸结构。7.根据权利要求1 ‑ 6任一项所述的半导体结构，其特征在于，所述半导体结构还包括：隔离保护层，覆盖所述存储结构以及所述第一介质层；第二介质层，位于所述隔离保护层上；导电插塞，贯穿所述第二介质层以及所述隔离保护层，而连接所述存储结构顶部；金属层，位于所述第二介质层上，且连接所述导电插塞。8.一种半导体结构的制备方法，其特征在于，包括：提供晶体管结构，所述晶体管结构包括晶体管以及第一介质层，所述晶体管位于所述第一介质层内部，且所述晶体管包括半导体柱以及至少部分包围所述半导体柱的栅极结构，所述半导体柱顶部形成源区或漏区；于所述第一介质层内形成凹槽，所述凹槽暴露出所述半导体柱顶部；于所述凹槽内形成金属硅化物；于所述金属硅化物上形成电极层，以填满所述凹槽；于所述电极层上形成存储结构。9.根据权利要求8...

【专利技术属性】 技术研发人员：王晓光， 申请(专利权)人：长鑫存储技术有限公司， 类型：发明 国别省市：