【前瞻系列】半导体又被压制，国产超车还得看先进封装和chiplet两大技术，产业链深度剖析（附股） 前言：今天盘面上半导体产业异军突起，和早间美国作妖的报告有直接关系，有乡亲希望我能梳理下相关的机会，安排！关于个股选择？... 

来源：雪球App，作者： 概念爱好者，（https://xueqiu.com/5822120884/239687574）

前言：今天盘面上半导体产业异军突起，和早间美国作妖的报告有直接关系，有乡亲希望我能梳理下相关的机会，安排！

关于个股选择？声明如下：1）根据规定，不能对具体标的进行推荐；2）我的选择标准是参考「公司业务匹配度」的内容；3）「公司业务匹配度」来源于各类机构的一手调研资料；4）相关内容在文末有介绍。

重申下，所有的内容来自于公开的渠道（不是所有的公开渠道大家都能接触到），如果有涉及商业利益的，请联系本人调整。

本篇目录1.来龙去脉2.认识先进封装和chiplet3. 市场背景4. chiplet5.先进封装6.相关上市公司7.独家核心提示

一，来龙去脉事实上，半导体产业目前面临的困难是比较多的，一方面全球产能过剩，另一方面国内先进技术受阻，但这并不意味着就没有操作空间，当然在这种时候，很考验布局的能力，在我看来，唯有协助国产半导体产业走出困境的技术或者行业机会最大。

就在今天，官媒报道，长电科技宣布，该公司开发的XDFOI小芯片高密度多维异构集成系列工艺已按计划进入稳定量产阶段，同步实现国际客户4纳米节点多芯片系统集成封装产品出货，最大封装体面积约为1500平方毫米的系统级封装。

报道认为，以小芯片等先进封装技术将成熟制程的芯片组合连结后达到先进制程芯片功能的技术，成为国产芯片重要突破口。

所以本篇就来说说先进封装和chiplet技术，多数人会把他们拆开讲，实际结合在一起更易于理解。

二，认识先进封装和chiplet

1.先进封装

封装是指将生产加工后的晶圆进行切割、焊线塑封，使电路与外部器件实现连接，并为半导体产品提供机械保护，使其免受物理、化学等环境因素损失的工艺。而先进封装是指采用了先进的设计思路和先进的集成工艺，对芯片进行封装级重构，并且能有效提系统高功能密度的封装技术。现阶段先进封装主要是指倒装焊(Flip Chip)、 晶圆级封装(WLP) 、2.5D封装（Interposer） 、3D封装(TSV)等。

2.Chiplet

Chiplet是将一块原本复杂的SoC芯片，从设计时就先按照不同的计算单元或功能单元对其进行分解，然后每个单元选择最适合的半导体制程工艺进行分别制造，再通过先进封装技术将各个单元彼此互联，最终集成封装为一个系统级芯片组。Chiplet实际上是一种新的设计理念：硅片级别的IP重复使用。

要实现Chiplet的信号传输，就要求发展出高密度、大带宽布线的“先进封装技术”。

三，市场背景

1.“摩尔定律”继续推进所带来的“经济效益”正在锐减。

随着制程工艺的推进，单位数量的晶体管成本的下降幅度在急剧降低。当芯片制程接近1nm时，现有的工艺制程会受到量子效应的极大影响，从而很难进一步进步了。由于摩尔定律的经济效益降低，不能再只依赖工艺和架构等少数几个维度去实现性能和复杂度的指数型提升。业界将注意力从单纯的依靠制程工艺的提升来推动单个硅片上单位面积的晶体管数量提升，转变到通过成本相对可控的复杂的系统级芯片设计来提升整体的性能和功能。在设计维度看好Chiplet技术，在制造维度看好先进封装技术，以实现花同样的钱得到更多的晶体管密度和性能。

2云端运算、大数据分析、人工智能、自动驾驶等领域，对算力芯片的效能要求越来越高。

算力芯片的高负载，促使台积电等芯片制造商采用更全面的方法在系统级别进行优化。

四，Chiplet

1.现状

1）Chiplet目前聚焦于高性能算力芯片，可以显著提升算力和能效，是持续提高集成度和芯片算力的重要途径。

2）针对先进工艺，Chiplet更具成本优势

多芯片集成在越先进的工艺下(如5nm)越具有显著的优势，因为在800mm2面积的单片系统中，硅片缺陷导致的额外成本占总制造成本的50%以上。对于成熟工艺(14nm)，尽管产量的提高也节省了高达35%的成本，但由于D2D接口和封装的高成本(MCM：>25%，2.5D：>    50%)，多芯片的成本优势减弱。

2.产业链

1）Chiplet发展涉及整个半导体产业链，将影响到从 EDA厂商、晶圆制造和封装公司、芯粒IP供应商、Chiplet产品及系统设计公司到Fabless设计厂商的产业链各个环节的参与者。

2）在芯片设计端，基于IP复用的模式，设计能力较强的IP供应商有潜力演变为Chiplet供应商，这就要求IP供应商具备高端芯片的设计能力，以及多品类的IP布局及平台化运作。

3）在EDA软件端，由于Chiplet有更多异构芯片和各类总线的加入，整个过程会变得更加复杂，对EDA工具也提出了新要求。同时，Chiplet对制程没有太高要求，并且全球标准未确定，国内和国外的EDA软件差距较小。国内EDA企业需要提升基础能力，应对堆叠设计带来的诸多挑战，比如对热应力、布线、散热、电池干扰等的精确仿真。

五，先进封装

1.现状

1）国内纷纷布局先进封装，封测服务商或成主角。从先进封装现有发展经验来看，晶圆厂由于拥有更多的晶圆制造经验及高制程的设备，在先进封装领域具备技术和资本优势。但受到美国科技封锁的影响，国内晶圆厂可能无法在体内发展先进封装，因为所需材料和设备同样存在被禁购的可能。国内先进封装业务可能由尚未被制裁的封测服务商承接。

2）先进封装生态已形成，国产替代空间广阔。先进封装生态涵盖从芯片设计、制造、材料的供应商。我国本土供应商在先进封装产业链的参与度较低，在逆全球化的背景下，除了实现高阶芯片制程的自主可控，先进封装的国产化也同样迫在眉睫。

3）具有前道工艺的代工厂或IDM企业在先进封装技术研发与产业化方面具有技术、人才和资源优势，利用前道技术的封装技术逐渐显现。由于看好Chiplet的发展趋势，晶圆制造商加码2.5D/3D封装，主导先进封装的资本开支。

2.产业链

1）TSV

目前可应用于 Chiplet 的封装解决方案主要是 SIP、2.5D 和 3D 封装。为了节省芯片面积，封装也将从2D/2.5D 转向3D 堆叠。TSV（硅穿孔） 是一种穿通硅晶圆或芯片的垂直互连结构，可以完成连通上下层晶圆或芯片的功能，是晶圆级多层堆叠技术中有效提高系统整合度与效能的关键工艺，也是难度较大的一个环节。TSV新增刻蚀、量测等设备需求。

2）ABF

 ABF材质可做线路较细、适合高脚数高讯息传输的IC，多用于CPU、 GPU等大型高端晶片。随着讯息传输速度提升与技术突破，ABF载板逐渐供不应求。

五，市场空间

Chiplet已应用于MPU、GPU以及FBGA等集成电路领域。MPU占据Chiplet大部分应用应用场景，Omdia预测2024年用于MPU的Chiplet市场空间25亿美元，约占Chiplet总市场规模的43%。

2.5D/3D封装引领先进封装市场。受益于自动驾驶、人工智能、数据中心等需求驱动，先进封装的市场规模将持续增长。据yole预测，先进封装全球市场规模2021年为321亿美元，至2027年达到572亿美元。由于台积电和英特尔不断加码资本支出，重点发展2.5D/3D封装，2021年至2027年增速最快的技术为2.5D/3D封装，2027年达到148亿美元。

六，相关上市公司

为方便大家对我每天整理的题材、概念涉及的个股进行收集、归纳、整理，即日起，我按照发布时间将每天涉及的板块个股做合集清单，方便大家翻阅，见下图

特别说明：以下仅为部分个股，个股业务匹配度有差异，故表现有强弱、先后区分，故需进一步阅读对应的第三方独立「个股报告」进行筛选，但因版权方要求，「个股报告」仅在「内部报告」栏目提供。 

PS：关于图片显示不完整1）个股大家可以自己收集，关键还是看逻辑2）图片较大，全部上传，清晰度不够3）「高匹配度个股核心内容解读」涉及商业利益，不适合在公众平台发布

七，独家核心提示「前瞻系列」，自然是有些超前的，超前并不等于没有表现，但至少说明目前还没有被市场充分挖掘，而其中最容易出现的就是个股行情带动板块行情，所以在个股的把握上更为重要，这时候特别要关注「公司业务匹配度」的情况，也就是「高匹配度个股核心内容解读」中的内容，只有关联度高才能有持续表现。

以上是我自己研究的方向和思路，也就是和大家一起分享下。

本人不推荐任何个股，不收会员，没有QQ群，也没有微信群，也从不与任何人发生利益关系，所有信息只为自己学习使用，不作为买卖依据，买者自负，卖者也自负。

老概不求名不求利，但求各位乡亲看完之后点个赞，关注下，如果能留个言表个态更好，赠人玫瑰，手有余香，如果有说得不理想的地方，还求大家轻拍。

$芯朋微(SH688508)$    $中京电子(SZ002579)$  $长电科技(SH600584)$