第一节：（1）逻辑电路工艺节点简述

平面逻辑电路工艺最先进的制程是20nm，只有HKMG的制程，已不像28nm节点一般，会有硅栅(PSON)和金属栅(HKMG)之分。对于多晶硅栅而言，28PS已经是极限了。时至今日，28nm制程仍是较为先进的制程里客户较多，最为赚钱的的技术。有些关注半导体产业的朋友可能也了解到，目前很多城市针对半导体制造方面都有了一些利好的政策，但是无一例外的是，在建厂的技术规划里，一定是要提到28nm制程技术搭建的，不然很难获得政府青睐。当年格罗方德在成都的工厂对于此方面的懈怠也是政府不愿意追加投资的其中一个因素。言归正传，本系列会着重介绍28nm节点制造方面的技术知识，以PS为主，聚焦于芯片制造工艺流程，阐述一些工程中的重难点，拓展一些书本上没有的知识，从中窥探出平面制造技术的核心。当然，对于一些可能涉及到机密的相关知识点，我们这里不会提到，也请朋友们不要私信询问。

对于制造而言，就是硅片从Fab in到Fab out的过程，裸硅衬底从进厂的目检一直到出厂的目检，各种参数合格了，才会被送到封测厂做测试及封装的后续流程。简单来说，Foundary制造逻辑芯片就是两个大步，一是把各种各样设计规定的不同类型的器件分别都做好，二是通过金属连线把做好的各种不同类型的器件按照设计好的逻辑连接起来，这就对应了制造中常提到的前段制程FEoL(Front-end of line)和后段制程BEoL（Back-end of line）当然有些人也会听说过中段制程MEoL(Middle-end of line)，这个说法在逻辑制程里相对小众一些，是指制作欧姆接触及接触金属物填充的流程，这里我们都归到前段制程。

一般我们说多少纳米制程，指的都是工艺里的最小线宽。平面结构里最小线宽在poly层，也就是栅极线宽；到了Finfet阶段，这个节点指的就是Active，也就是有源层的线宽了。简单说，28nm制程指的是MOS最小沟道设计长度是28nm，而14nm指的则是MOS最小有源层设计宽度是14nm，这两个尺寸很大程度决定了芯片的集成度。当然，严格意义上来说，并不是每家工厂都会把同一制程的最小关键尺寸做的一样，甚至同一制程不同平台的关键尺寸也略有差异，但是，同一制程的关键Pitch(Width + Space)一定要是一致的，否则的话芯片集成度一定会不一致，也就无从说起是同一个节点。

很多人对工艺节点的命名不太理解，为什么有40nm和28nm，没有29和42nm，然后又多出来一个32和45nm，很是莫名其妙。这其实涉及到芯片行业默认的规矩，一些不太关注的工程师可能也搞不清楚。这个和摩尔定律也有很大关系。摩尔定律翻一番，倒过来就是0.5，开个根号就是0.7，这是个很重要的因子，从40到28再到20再到14，是不是都是0.7倍，这就是规矩。一般来说，我们把第一个0.7叫做小节点，第二个0.7（0.7*0.7=0.5）叫做大节点。小结点有可能会被当做技术过渡的，设计者有可能直接跳过，比如很少有人说20nm怎么样怎么样，这里客户很少，主要都是集中在了28HK，你看中芯国际几乎就不提20nm的事情，本来就没得钱赚，何必花大力气研发。到了14nm Finfet的时代，各个厂商就来劲了，毕竟是展现技术能力的平台。其实能够设计这种先进电路的公司也是屈指可数的几家，一是能力问题，而是成本问题。目前行业话题都已经到了研发3/2nm的阶段，此处按下不提。

可能有朋友发现了一点不对，有些比较有名的节点——55nm/65nm——他们没这种关系啊。实际情况是，这涉及到了另一方面，还有一个参数，叫shrink factor，逻辑工艺都是0.9。这个都是拿客户的GDS直接缩放（除了一些特殊的模块不允许缩放，需要预先扩大1.1倍）。比如32nm是正节点，0.9倍是28nm，45nm是正节点，40nm是0.9倍的结果。这个选择不是固定的，客户在做tape out的时候是可以选择的，有些芯片可以做缩放的，一片晶圆上可以有更多的芯片，并且芯片驱动能力也会有所提升，关键要看芯片设计是否可以允许这么缩放，要考虑到负面效应。所以有些公司同类型的产品，一个型号做32nm，另一个就可能做28nm。回到65nm和55nm，这里65nm乘以0.9，结果就是58nm，并不是55nm，换言之，这不是单纯的shrink，这里是一种特殊的shrink过程，实际上二者已经独立，55nm的工艺进来的GDS已经是55nm，不需要再做任何shrink，是很另类的，其关系很类似于0.11um和0.13um制程的关系。有些文章里说28nm是特殊的32nm工艺，其实说法不准确，55nm才能叫做特殊，因为它没有按照规矩来，而0.9这个factor，是从90nm到22nm芯片行业规矩。

每个制程节点都有着不同的工艺平台，如28PS的HLP（High Performance Low Power）和LP(Low Power)等等，和28HK的HPC/HPC+(High Performance Compact)及HV(High Volatge)等等，这些平台的工艺差别主要在于可选器件的制造工艺的些微区别，大体上还是一致的（单指PS或者HK而言，个别如HV制程工艺区别较大）。不同的产品往往会选用不同的平台，如手机处理芯片更倾向于选用HLP或者HPC(+)的工艺如高通处理器的高端芯片，而一些多媒体娱乐设备则更倾向于选择LP的工艺，毕竟要保证耗电不能太高，而传统高性能处理器则需要HP的工艺，以保证工作速度。这些都可以通过Foundary提供的平台器件标准化参数进行甄别选择，相信做电路设计对接过Foundary的朋友们一定不会陌生。

最后，我们以一张节点影响因子图结束本节。下一节中，我们会以中芯国际官方网站的28HKC技术节点简要介绍一下相关的技术指标。