计算机组成原理快速加法器与32位ALU设计实验报告(8位可控加减法电路设计、CLA182四位先行进位电路设计、4位快速加法器设计、16位快速加法器设计、32位快速加法器设计) | 您所在的位置:网站首页 › 加法器与译码器实验报告结论 › 计算机组成原理快速加法器与32位ALU设计实验报告(8位可控加减法电路设计、CLA182四位先行进位电路设计、4位快速加法器设计、16位快速加法器设计、32位快速加法器设计) |
实验二 快速加法器与32位ALU设计实验
本次实验,进行了五个实验,分别是8位可控加减法电路设计、CLA182四位先行进位电路设计、4位快速加法器设计、16位快速加法器设计、32位快速加法器设计。这次实验报告我参照了老师所给的实验方案设计提纲,至于电路中所遇到的问题,我会放在结尾处最后进行整合。 1 8位可控加减法电路设计 1.1设计原理在 Logisim 模拟器中打开 alu.circ 文件,在对应子电路中利用已经封装好的全加器设计8位串行可控加减法电路,其电路引脚定义如图所示,用户可以直接使用在电路中使用对应的隧道标签,其中 X,Y 为两输入数,Sub 为加减控制信号,S 为运算结果输出,Cout 为进位输出,OF 为有符号运算溢出。因为我思路为将一位全加器串联,所以为大家介绍一下全加器的原理:全加器是能够计算低位进位的二进制加法电路。与半加器相比,全加器不只考虑本位计算结果是否有进位,也考虑上一位对本位的进位,可以把多个一位全加器级联后做成多位全加器. 这道题我的设计思路为,运用全加器,将八个一位全加器串联,具体实验原理如1.1所示 1.2.2 实验图片
1)下载实验所需实验包以及实验文件,理解老师所给文件当中对于实验的讲解 2)搞清楚实验原理,画出电路设计图 3)根据实验电路设计图,对电路进行连接 4)对于连线出错的地方,进行连接改进,修改报错电路 1.4故障与调试 1.4.1出现红线故障现象:按照画的草图进行连接之后,出现了红线,并且无法正常运行,存在错误 利用logisim平台中现有运算部件构建一个32位运算器,32位加法器是以其他位数较小的加法器以特殊方式连接起来的,因此说介绍原理,其实就是介绍其他小位加法器的原理,我是用4位快速加法器实现的,因此这边向大家介绍一下四位快速加法器的原理,高位进位输出可以有一致的变量Gi,Pi以及C0经过四位先行进位电路,加上生成Gi,Pi的与门异或门电路,再加上4个异或门就可以构成4位快速加法器 2.2 方案设计 2.2.1 设计思路这道题我的设计思路为,将四位快速加法器按一定方式连接,,并与4位先行进位器结合,使其能够组成为32位快速加法器,共使用8个四位快速加法器与两个四位先行进位器,其中设有X0-X7,Y0-Y7,C0为输入引脚区,S,C32,C31为输出引脚区,S=X+Y(二进制),最终的X,Y,S分别由X0-X7,Y0-Y7,S0-S7来决定。 1)下载实验所需实验包以及实验文件,理解老师所给文件当中对于实验的讲解,自己先画出实验电路图 2)对于实验初始的元器件进行正确的连接,理解看清输出以及输入引脚 3)对于出错误的地方进行调试,改错 2.4故障与调试 2.4.1接口处数据不匹配问题故障现象:接口处位宽具有较大问题 故障现象:其中第四个4位加法器的连线存在问题,输出引脚为蓝线 当所存储的数超过二进制(固定长度)所能表示的值的范围时, 二进制所表示的数值出现错误, 这种现象称为溢出. 溢出并非都是坏处, 在将减法转换成加法(由补码完成)就利用了溢出的特性. 溢出分两种正溢出和负溢出, 当两个正数相加超出进制表示范围称为正溢出, 两个负数进行运算超出进制表示范围称为负溢出. 3.2有符号位溢出的设计采用一位符号位,当数值的最高位的进位和符号位的进位不同时,则发生了溢出;相同则没有发生溢出 当用异或来表示的时候,结果为1表示发生了溢出,结果为0表示无溢出 计算机中都是用补码进行运算的,无符号数:左移右移都是补0(逻辑移位) 4 AluOP的控制原理与设计 4.1 AluOP的控制原理AluOP:4位 1、 最低位控制加减法以及前导0还是前导1 2、 倒数第二位控制作有无符号判定,有无符号数判定大家逻辑不同 3、 两个符号位数比较,V异或S 的结果为less 4、 两个无符号位比较,C的结果为less 4.2 AluOP的设计
|
CopyRight 2018-2019 实验室设备网 版权所有 |