CMOS图像传感器可靠性：背照式（BSI）败给前照式（FSI）的原因探究

在背照式CMOS图像传感器划片槽内设计的晶体管（Tx）位置示意图

TDDB测试温度为125℃，在N沟道晶体管栅极施加+7V ~ +7.6V的应力电压V stress。在每个V stress条件下均测试了多个样本，依据标准JEDEC JESD92定义的三个标准测得时变击穿（the time-to-breakdown）数值。对于每种应力条件，时变击穿数值的韦伯分布给出了相应的失效时间（TTF），失效时间与应力电压分布采用对数-对数标度，在栅极工作电压下的寿命用幂律模型（E模型）推断。

NBTI测量温度为125℃，在P沟道晶体管栅极施加的V stress为-3V ~ -4V，并测试了几个晶体管。依据标准JEDEC JESD90，寿命定义为使额定阈值电压V T改变10%所需的应力时间。VT变化值与应力时间的关系遵循幂律模型，可以推断出栅极工作电压下的寿命。

噪声和电荷泵浦测量结果表明，在背照式CMOS图像传感器栅极氧化层中存在类似供体的边界陷阱，不会出现在前照式传感器中。陷阱密度随着与界面的距离呈指数变化，当距离为1.8 nm时陷阱密度达2 x 10¹⁷ cm⁻³。通过在不同制造工艺步骤进行电学参数测量，可以发现，边界陷阱产生于晶圆背面工艺中，包括晶圆倒装、键合、减薄和通孔（VIA）开孔。

图a）：在背照式CMOS图像传感器工艺流程不同站点测量的I D-V G曲线，背面工艺后（红色曲线）和背面工艺前（黑色曲线）；图b）：用TCAD软件模拟氧化层中分布有正电荷时的ID-VG曲线（红色）和无正电荷时的I D-V G曲线（黑色）。

图a）：在背照式CMOS图像传感器工艺流程不同站点测量的I G-V G曲线，背面工艺后（红色曲线）和背面工艺前（黑色曲线）；图b）：在V G为+ 1V时，电荷质心位于距离硅/二氧化硅界面1.7 nm处的栅极能带图（红线），无电荷时的栅极能带图（黑色）。

陷阱会改变背照式CMOS图像传感器的氧化层电场和平带电压，这个效果与在距离界面1.7 nm处施加了1.6 x 10⁻⁸ C/cm²的正电荷一样，从而改变了漏极和栅极电流曲线。

作者在论文中提到，类似供体的边界陷阱也会影响背照式CMOS图像传感器的长期性能。TDDB和NBTI是对器件寿命的评估方式。与预期相同，边界陷阱对两种评估方式的作用不同，但是无论如何，相对前照式CMOS图像传感器，背照式CMOS图像传感器可靠性都会下降。 返回搜狐，查看更多