FPGA经验谈系列文章

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

前面我们已经对静态时序分析的一些概念做了介绍，接下来我们以实际的时序报表来解读，vivado工具是如何进行时序分析的。

我们把静态时序分析（二）中的时序路径模型图贴到这里用于参考

首先我们打开时序报表

我们来看看Path 65 这条路径的时序信息。

首先是summary表