Vivado逻辑分析仪使用教程

第二种方法：

“网表插入调试探针流程”需要在综合后的网表中，将要进行调试观察的各个信号，标记“Mark_Debug”属性，然后通过“Setup Debug”向导来设置ILA IP核的参数，最后工具会根据参数来自动创建ILA IP核。我们点击“Flow Navigator”窗口中的“Open Synthesized Design”按钮，如下图所示：

16.png (10.17 KB )

下载附件

2023-4-17 16:15 上传

在综合后设计的窗口布局选择器中，我们选择“Debug”窗口布局，如下图所示：

17.png (119.96 KB )

下载附件

2023-4-17 16:15 上传

此时，Vivado打开了“Netlist”子窗口、“Schematic”子窗口以及“Debug”子窗口。其中，“Netlist”子窗口和“Schematic”子窗口都用于标记要进行观察的信号，“Debug”子窗口用于显示并设置ILA IP核的各个参数。如下图所示：

18.png (105.04 KB )

下载附件

2023-4-17 16:15 上传

在“Debug”子窗口中，又包含两个选项卡“Debug Cores”和“Debug Nets”。这两个选项卡都用于显示所有的已标记为“Mark_Debug”的信号。不同之处在于，“Debug Cores”选项卡是一个更加以ILA IP核为中心的视图，所有已标记为“Mark_Debug”的信号并且已经被分配到ILA探针的信号都会被显示在各个ILA IP核的视图树下，已标记为“Mark_Debug”的信号但是还没有被分配到ILA探针的信号被显示在“Unassigned Debug Nets”下，当然也可以在其中查看和设置ILA IP核的各种属性和参数。“Debug Nets”选项卡仅显示已标记为“Mark_Debug”的信号，但不显示ILA IP核，所有已标记为“Mark_Debug”的信号并且已经被分配到ILA探针的信号都会被显示在“Assigned Debug Nets”下，已标记为“Mark_Debug”的信号但是还没有被分配到ILA探针的信号被显示在“Unassigned Debug Nets”下。

我们首先标记要进行观察的信号，以led信号为例，在“Netlist”子窗口中的“Nets”目录下，找到“led_OBUF”网络，右击该网络（此时右边的“Schematic”子窗口也会自动地高亮选择此网络，因为“Netlist”子窗口中的对象和“Schematic”子窗口中的对象，两者之间是交叉选择的），在弹出的菜单中心选择“Mark Debug”命令，如下图所示：

19.png (44.32 KB )

下载附件

2023-4-17 16:15 上传

也可以在“Schematic”子窗口中选择网络，然后右键选择“Mark Debug”命令，如下图所示：

20.png (38.71 KB )

下载附件

2023-4-17 16:15 上传

另外，也可以在HDL源代码中为想要观察的reg或wire信号添加“Mark Debug”属性，例如：(* mark_debug = “true” *)reg [25:0] cnt ; 其中“(* mark_debug = “true” *)”必须紧挨在变量声明的前面。这样，在综合完之后打开综合后的设计，counter信号就自动被标记了“Mark Debug”属性。此时在“Debug”子窗口的“Debug Nets”选项卡的“Unassigned Debug Nets”目录下就会出现我们刚刚标记的“led_OBUF”网络。

此时“Debug”子窗口的“Debug Nets”选项卡的“Unassigned Debug Nets”目录下就有了“led_OBUF”和“cnt”两个信号，如下图所示：

21.png (19.72 KB )

下载附件

2023-4-17 16:15 上传

之后我们点击“Debug”子窗口中的“Setup Debug”按钮，如下图所示：

22.png (19.82 KB )

下载附件

2023-4-17 16:15 上传

弹出“Setup Debug”向导，我们直接点击next，如下图所示：

23.png (52.33 KB )

下载附件

2023-4-17 16:15 上传

24.png (47.22 KB )

下载附件

2023-4-17 16:15 上传

当然，用户也可以手动指定各个用于采样待测信号的时钟域，右击待测信号，选择“Select Clock Domain”，弹出“Select Clock Domain”窗口，如下面两个图所示：

25.png (50.57 KB )

下载附件

2023-4-17 16:15 上传

26.png (32.48 KB )

下载附件

2023-4-17 16:15 上传

在“Select Clock Domain”窗口中就可以选择用于采样待测信号的时钟了。“Setup Debug”向导会为每个采样时钟生成一个单独的ILA IP核，由于本例程中只有一个时钟，所以这里最后只会生成一个ILA IP核。设置完采样时钟后，我们点击next，接下来的页面用于设置ILA IP核的全局设置，如下图所示：

27.png (39.59 KB )

下载附件

2023-4-17 16:15 上传

其中“Sample of data depth”用于设置采样深度，“Input pipe stages”用于设置待测信号和其采样时钟之间的同步级数。如果在上一个设置时钟域页面中，存在与其采样时钟之间是异步的待测信号，则为了避免亚稳态，此数值最好不要低于2。由于本例中的两个待测信号的其采样时钟是同步的，所以可以设置为0。我们点击next，就进入了最后的概览页面，确认无误后直接点击finish即可，如下图所示：

28.png (45.02 KB )

下载附件

2023-4-17 16:15 上传

在“Debug”子窗口中的“Debug Cores”选项卡中，可以看到Vivado已经添加了ILA IP核，并且“Unassigned Debug Nets”目录下已经没有未被分配的信号了，如下图所示：

29.png (25.42 KB )

下载附件

2023-4-17 16:15 上传

30.png (108.76 KB )

下载附件

2023-4-17 16:15 上传

前面我们提到过，在“网表插入调试探针流程”中，用户设置的调试信息会以Tcl XDC调试命令的形式保存到XDC约束文件中，在实现阶段，Vivado会读取这些XDC调试命令，并在布局布线时加入这些ILA IP核。此时，我们所做出的所有的更改和设置，都还只是停留在电脑内存中，我们需要将其保存在硬盘的XDC约束文件中，点击工具栏中的保存按钮，如下图所示：

31.png (1.8 KB )

下载附件

2023-4-17 16:15 上传

在出现的对话框中直接点击OK，如下图所示：

32.png (32.97 KB )

下载附件

2023-4-17 16:15 上传

33.png (43.14 KB )

下载附件

2023-4-17 16:15 上传

34.png (504.5 KB )

下载附件

2023-4-17 16:15 上传

在实现阶段，Vivado会读取这些约束，并按照这些命令的参数来自动地在布局布线时加入ILA IP核。至此，我们就成功地使用“网表插入调试探针流程”将ILA IP核添加到了设计中。接下来就可以将实现设计并生成比特流，最后将比特流下载到FPGA中，以对信号进行在线观察，这一部分内容在上面第一种方法里面已经介绍过了，在此不再重复介绍。