数字电路 第四章 | 您所在的位置:网站首页 › rs触发器原理图解图 › 数字电路 第四章 |
一、边沿D触发器
1、电路组成及逻辑符号
下图所示是用两个同步D触发器级联起来构成的边沿D触发器。 2、工作原理 3、异步输入端的作用(1)下图所示是带有异步输入端的边沿D触发器的逻辑电路图和逻辑符号(右上是曾用符号,右下是国标符号)。 (2)同步输入端与异步输入端: (3)异步输入端的工作原理: (4)异步输入端是预置触发器初始状态,或者在工作过程中强行置为和复位触发器用的。 (5)在上图所示的逻辑符号中,、端的小圆圈表示低电平有效(如果没有小圆圈则表示高电平有效;变量头上有取反符号有时也可以说明这一点,具体情况具体分析;这种判断方法并不局限于这里),即时触发器被复位,时触发器被置位。 (6)和之间是有约束的,约束条件是。 二、集成边沿D触发器 1、CMOS边沿D触发器CC4013(1)逻辑符号与引出端功能图: (2)考虑、(两个都是高电平有效)时的特性表: 2、TTL边沿D触发器7474(1)逻辑符号与引出端功能图: (2)考虑、(两个都是低电平有效)时的特性表: 3、边沿D触发器的主要特点(1)CP边沿触发(判断上升沿触发还是下降沿触发,可以看逻辑符号中的CP连接的端是否有小圆圈,有小圆圈的基本就是下降沿触发,没有的则是上升沿触发;这种判断方法并不局限于这里)。在CP脉冲上升沿(或下降沿)时刻,触发器按照特性方程的规定转换状态,实际上是加在D端的信号被锁存起来,并送到输出端。 (2)抗干扰能力极强。因为是边沿触发,只要在触发沿附近一个极短暂的时间内,加在D端的输入信号保持稳定,触发器就能够可靠地接收,在其它时间里输入信号对触发器不会起作用。 (3)只具有置1、置0功能,还是有一定的局限性。 三、边沿JK触发器 1、电路组成及逻辑符号在边沿D触发器的基础上增加三个门、、,把输出馈送回、,便构成了边沿JK触发器。 2、工作原理(1)的逻辑表达式: (2)特性方程: 四、集成边沿JK触发器 1、CMOS边沿JK触发器CC4027(1)逻辑符号与引出端功能图: (2)特性表(CP上升沿触发): 2、TTL边沿JK触发器74LS112(1)逻辑符号与引出端功能图: (2)特性表(CP下降沿触发): 3、边沿JK触发器的主要特点(1)在CP上升沿或下降沿瞬间,加在J端和K端的信号才会被接收,也称为边沿触发。 (2)抗干扰能力极强,工作速度很高。 ①因为只要在CP触发沿瞬间J、K的值是稳定的,触发器就能够可靠地按照的规定更新状态,在其它时间里,J、K不起作用。 ②由于是边沿控制,需要的输入信号建立时间和保持时间都极短,所以工作速度可以很高。 (3)在CP边沿控制下,根据J、K取值的不同,边沿JK触发器具有保持、置0、置1、翻转四种功能,对于触发器来说,它是一种全功能型的电路。 |
CopyRight 2018-2019 实验室设备网 版权所有 |