第EDA技术实验

2022-09-29 22:41| 来源: 网络整理| 查看: 265

温馨提示：部分文件查看预览时可能会显示错乱或异常，文件下载不会出现此问题，请放心下载。

上一页 1 2 3 4 ... 10 下一页上一篇:2004年04月自考预防医学试题及答案下一篇:第RNA的生物合成转录立即下载版权申诉举报

简介：第二篇实验部分2. 【实验报告的撰写】实验报告是实验工作的全面总结和最终成果，要求实验报告能完整而真实的反映实验结果。撰写实验报告要遵守一定规范和要求，即实验报告要书写工整、语句通顺、数据准确并且图表清晰，并能从实验过程的观测中找出问题进行分析和讨论，发表自己的见解。报告的主要内容第二篇实验部分2. 【实验报告的撰写】(1)实验名称。(2)实验目的。(3)实验仪器名称、型号。(4)实验内容及简要设计(逻辑图、VHDL语言程序、主要实验步骤以及仿真波形等)。（5）实验分析、体会和结论等。实验1简单逻辑电路的原理图设计一.实验目的1.学习并掌握Quartus II开发系统的基本操作。2.学习并掌握在Quartus II中原理图设计电路的方法。3.掌握在Quartus II中设计简单逻辑电路与仿真的方法。4.掌握CPLD/FPGA的开发流程。5.掌握EDA实验开发系统的使用。二.实验要求1.预习教材中的相关内容。2.阅读并熟悉本次实验的内容。3.用图形输入方式完成电路设计。4.分析功能仿真与时序仿真的差别。5.下载电路到EDA实验系统验证结果。实验1简单逻辑电路的原理图设计（2）原理图设计、编译和仿真方法与步骤参看第2章第2节。（3）引脚分配图11.1 2-4线译码器的逻辑线路图三.实验任务1.设计一个2－4译码器并进行仿真、下载验证。（1）2-4线译码器的逻辑线路图，如图11.1所示。实验1简单逻辑电路的原理图设计2.设计一个BCD译码器，进行仿真并下载测试。（1）BCD译码器电路原理图如图11.6所示。图11.6 BCD译码器电路原理图三.实验任务实验1简单逻辑电路的原理图设计（2）用图形编辑方法完成电路的输入,以及管脚命名等，具体步骤参看实验内容1的2-4线译码器。7448输入信号为BCD码，输出端为a、b、c、d、e、f、g共7线，连接共阴数码管的a、b、c、d、e、f、g七段，另有3条控制线接VCC，RBON端为测试端。（3）电路仿真建立波形文件，加入节点，完成功能仿真，为了便于分析，将图中单独的端口进行了合并，如图11.7所示，图中数据用16进制显示。时序仿真波形图如图11.8所示，图中数据用2进制显示。三.实验任务实验1简单逻辑电路的原理图设计图11.7 BCD译码器功能仿真波形图三.实验任务（4）下载验证根据任务1的步骤进行电路下载并进行验证。五.实验报告1．总结用QuartusII软件开发系统对逻辑电路进行设计、仿真的操作步骤。2.分析实验任务1和任务2的基本原理，并画出仿真波形。3．讨论用CPLD/FPGA开发系统进行逻辑电路设计的特点与优越性。实验2计数器的原理图设计一.实验目的1.进一步学习并掌握Quartus II开发系统的基本操作。2.掌握利用Quartus II设计电路原理图的方法。3.掌握在Quartus II中设计计数器电路与仿真的方法。4.掌握CPLD/FPGA的开发流程。5.掌握EDA实验开发系统的使用。二.实验要求1.预习教材中的相关内容。2.阅读并熟悉本次实验的内容。3.用图形输入方式完成电路设计。4.分析功能仿真与时序仿真的差别。5.下载电路到EDA实验系统验证结果。实验2计数器的原理图设计（2）用Quartus II软件完成如图11.9所示的电路，建立波形文件并进行仿真。功能仿真波形如图11.10所示。图11.9 4进制加法计数器三.实验任务1.用D触发器设计一个4进制加法计数器并进行仿真、下载验证。（1）用D触发器构成的4进制加法计数器如图11.9所示。其中的7474是一个双D触发器。实验2计数器的原理图设计（3）下载验证对4进制加法计数器进行引脚分配再重新编译，下载到EDA实验系统上进行验证。图11.10 4进制加法计数器功能仿真波形图实验2计数器的原理图设计2.设计一个有时钟使能的2位10计数器(1)设计电路原理图74390是一个双十进制计数器，是频率计的核心元件之一，10进制频率计... 更多>>