芯片资深IC设计工程师面经系列(六)DFT设计 | 您所在的位置:网站首页 › dft芯片验证 › 芯片资深IC设计工程师面经系列(六)DFT设计 |
DFT的全称是 Design For Test,每个芯片必不可少,虽然一般会配备专业的DFT人员,对于前端工程师也需要配合DFT工程师进行DFT设计。DFT测试可分为以下几种 1.边界扫描测试:Boundary Scan Test: 测试目标是 IO-PAD,利用 JTAG 接口互连以方便 测试。(jtag 接口,实现不同芯片之间的互连。这样可以形成整个系统的可测试性设计) 2.内建自测试 BIST:(模拟 IP 的关键功能,可以开发 BIST 设计。一般情况,BIST 造成系 统复杂度大大增加。memory IP 一般自带 BIST,简称 MBIST) 3.Scan test 扫描测试(ATPG):主要包括管脚scan_clk,scan_rst,scan_mode,sin,so等信号。与边界扫描测试的区别,是内部移位寄存器实现的测试数据输入输出。测试目标是 std-logic,即标准单元库。内部的触发器,全部要使用带 SCAN 功能的触发器类型。 4.全速测试 at-speed-test(其实是属于扫描测试的一种。只不过测试时钟来源频率更 快。) at-speed 就是实速测试, 主要用于 scan 测试-即 AC 测试和 mbist 测试。这种测试手段 的目的是-测试芯片在其工作频率下是否能正常工作,实速即实际速度。测试时钟往往是 由芯片内部的 PLL 产生很快的测试时钟,用于实速测试。 |
CopyRight 2018-2019 实验室设备网 版权所有 |