【期末复习】计算机组成原理 袁春风

[-128]补= 28 – 27 = 256-128=128=1000 0000

[-1]补= 28 – 1 = 128-1=127=1111 1111 [+1]补= 28 – 1 = 128-1=127=0000 0001

[+0]补= [-0]补= 28 ±0=256=1 0000 0000=0000 0000

[+127]补= 28 +127=127= 0111 1111 [-127]补= 28 +127=127= 1000 0001

例1：将十进制数–0.75 转换为 IEEE 754 的单精度浮点数格式表示。 解：(–0.75)10 = (–0.11)2 = (–1.1)2×2-1 = (–1)s×1.f×2e-127，所以 s = 1, f = 0.100…0, e = (127–1)10 = (126)10 = (0111 1110)2，规格化浮点数表示为 1 0111 1110 1000 0000…0000 000，用十六进制表示为 BF 40 00 00H。

例 2：求 IEEE 754 单精度浮点数 C0 A0 00 00H 的值是多少。 解：求一个机器数的真值，就是将该数转换为十进制数。首先将 C0 A0 00 00H 展开为一个 32 位 单精度浮点数：1 10000001 010 0000…0000。据 IEEE 754 单精度浮点数格式可知，符号 s = 1, 尾数 f = (0.01)2 = (0.25)10，阶码 e = (10000001)2 = (129)10，所以，其值为(–1)s×1.f × 2e-127 = (–1)1 ×1.25×2129-127 = –1.25×22 = –5.0。

一、选择题（共20分，每题1分） 1．CPU响应中断的时间是___C___。 A．中断源提出请求； B．取指周期结束； C．执行周期结束； D．间址周期结束。

CPU响应中断的条件：一条指令执行结束 CPU响应中断的时间：是在每条指令执行阶段的结束时刻 CPU的中断响应时间：是指从 发出中断请求 到 进入中断处理 所用的时间

基本概念： 指令周期（取指令、分析指令到执行完该指令所需的全部时间） 四个时钟周期 = 一个机器周期，一个指令周期至少包含两个机器周期

具有间址寻址的指令周期：

带中断的指令周期：

2．下列说法中___C___是正确的。 A．加法指令的执行周期一定要访存； B．加法指令的执行周期一定不访存； C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存； D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。

3．垂直型微指令的特点是___C___。 A．微指令格式垂直表示； B．控制信号经过编码产生； C．采用微操作码； D．采用微指令码。

1.水平型微指令:采用长格式，一条微指令能控制数据通路中多个功能部件并行操作。其一般格式如下： 控制字段 判别测试字段 下地址字段 2.垂直型微指令：采用短格式，一条微指令只能控制一两种操作。 垂直型微指令中设置微操作码字段，采用微操作码编译法，由微操作码规定微指令的功能，称为垂直型微指令。 3.总结：水平型微指令一指多用，长度虽长但并行性高，速度快，够灵活； 垂直型微指令单指单用，长度虽短但效率低，并行性差，指令数多。

4．基址寻址方式中，操作数的有效地址是___A___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．寄存器内容加上形式地址。

基址寻址方式：基址寄存器内容加上形式地址（位移量） 变址寻址方式：变址寄存器内容加上形式地址（位移量）

5．常用的虚拟存储器寻址系统由___A___两级存储器组成。 A．主存－辅存； B．Cache－主存； C．Cache－辅存； D．主存—硬盘。

由主存 - 辅存组成的虚拟存储器和主存Cache 存储器是两个不同存储层次的存储体系。 虚拟存储器的调度方式：页式调度、段式调度、段页式调度。

6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作___A___。 A．停止CPU访问主存； B．周期挪用； C．DMA与CPU交替访问； D．DMA。

周期挪用：当I/O设备发出DMA请求时，I/O设备便挪用或窃取总线占用权一个或几个主存周期，而DMA不请求时，CPU仍继续访问主存。

DMA：Direct Memory Access（存储器直接访问），DMA传送方式是让存储器与外设、或外设与外设之间直接交换数据，不需要经过CPU的累加器中转，提高了数据的传输速度。

CPU与主存数据交互的方式：程序查询方式、程序中断方式、DMA

7．在运算器中不包含___D___。 A．状态寄存器； B．数据总线； C．ALU； D．地址寄存器。

运算器的组成：算术逻辑单元（ALU）、累加寄存器（ACC）、数据缓冲寄存器和状态条件寄存器（PSW） 运算器的主要功能：算术和逻辑运算

控制器的组成：程序计数器（PC）、指令寄存器（IR）、指令译码器、存储器地址寄存器（MAR）、存储器数据寄存器（MDR）、时序系统、微操作信号发生器（指令操作码、状态条件、时序组成）

指令译码器的寻址方式： 1.指令寻址：相对寻址、直接寻址和间接寻址 2.数据寻址 3.立即数寻址 4.寄存器寻址 5.寄存器间接寻址 6.寄存器相对寻址 7.存储器直接寻址 8.基址加变址寻址 和 相对基址加变址寻址 9.带比例的变址寻址

指令的组成：操作码和地址码

8．计算机操作的最小单位时间是___A___。 A．时钟周期； B．指令周期； C．CPU周期； D．中断周期。

时钟周期：最基本的周期单元是时钟周期，即CPU晶振的工作频率的倒数，是计算机中最基本最小的时间单位 机器周期（CPU周期）：是一条指令执行过程划分之后（比如划分成取值、执行、中断等），完成一个基本操作所需要的时间；一般由若干时钟周期组成 指令周期：是执行一条指令所需要的时间，即CPU从内存取出一条指令并执行这条指令的时间总和；由若干机器周期组成 总线周期：通过总线完成一次 内存读写操作 或者完成一次 输入输出设备读写操作 所必须的时间。一般一个总线周期包含4个时钟周期

区别于 存储周期

9．用以指定待执行指令所在地址的是___C___。 A．指令寄存器； B．数据计数器； C．程序计数器； D．累加器。

指令寄存器IR：用于保存当前正在执行的那条指令 数据计数器： 程序计数器PC：存放下一条要执行的指令的地址； 因为程序中指令通常是顺序执行的，所以PC有自增功能 累加寄存器AC：暂时存放ALU运算的结果信息，是一个通用寄存器

在CPU中至少要有六类寄存器：指令寄存器（IR）、程序计数器（PC）、地址寄存器（AR）、数据寄存器（DR）、累加寄存器（AC）、程序状态字寄存器（PSW，用来表征当前运算的状态及程序的工作方式）。

参考博客：寄存器

10．下列描述中___B___是正确的。 A．控制器能理解、解释并执行所有的指令及存储结果； B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元； C．所有的数据运算都在CPU的控制器中完成； D．以上答案都正确。

11．总线通信中的同步控制是__A____。 A．只适合于CPU控制的方式； B．由统一时序控制的方式； C．只适合于外围设备控制的方式； D．只适合于主存。

总线通信控制： 1.同步通信 ①同步通信采用速度最慢的那个模块作为标准，即使有关模块的速度比较快，也要按照最慢的模块进行设置。 ②一般应用在总线长度比较短，并且各个模块的存取时间比较一致的情况下，使用同步式传输数据。 ③优点：同步通信具有较高的传输效率，可靠性较高； 缺点：所有模块都强求一致的同一时限，使设计缺乏灵活性。

2.异步通信 3.半同步通信（同步、异步相结合） 半同步通信适用于系统工作速度不高，但又包含了许多工作差异较大的各类设备的简单系统。

【总结】 总线的异步通信方式是不采用时钟信号，只采用握手信号；半同步通信方式是既采用时钟信号，又采用握手信号。

另外： 1.计算机的五大部件：运算器、控制器、存储器、输入设备、输出设备

2.计算机系统的五大部件之间两种互联方式为：总线连接和分散连接

3.相对于单总线结构，多总线结构解决了CPU、主存与I/O设备间速度不匹配的问题

4.DMA总线用于主存与I/O设备之间交换信息（程序查询方式、程序中断方式、DMA）

5.在同步通信中，一个总线周期的传输过程是先传输地址，再传输数据

6.所谓的三总线结构的计算机中的“三总线”包含：I/O总线 、主存总线、cpu总线

7.控制总线中常见的控制信号包括：总线请求、中断请求、传输响应

8.总线的异步通信方式是不采用时钟信号，只采用握手信号；半同步通信方式是即采用时钟信号，又采用握手信号。

9.假设某系统总线在一个总线周期中并行传输8字节信息，一个总线周期占用4个时钟周期，总线时钟频率为10MHz，则总线带宽是： 20MB/s 解析：1个时钟周期的时间为1/10MHz，每个时钟周期传输的字节数为8/4=2，则总线带宽为2/(1/10MHz)=20MB/s。 每个时钟周期传输的字节数 / 1个时钟周期的时间=总线带宽

10.在异步串行传输系统中，假设每秒传输120个数据帧，其字符格式规定包含1个起始位，7个数据位，1个奇偶校验位，1个终止位，则波特率为： 1200bps 解析：一帧包含1+7+1+1=10位 故波特率为10120=1200bps 波特率=单位时间的数据帧数帧位

12．一个16K×32位的存储器，其地址线和数据线的总和是___B___。 A．48； B．46； C．36； D．32。

字长32位，所以，字长 = 数据总线 = 32

1个存储单元 = 1个字节 = 8位，所以，32位的字长共占4个存储单元，存储单元16K×32位=16K×4=64K 64K=2^6 * 2^10 B=2^16 B=2^16字节，所以地址总线的宽度（根数）为16

存储单元的个数（即存储容量、寻址范围）=2^地址线的条数

存储空间的基本计量单位：字节 基本寻址的存储单元：1个字节，即8位

13．某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是___A___。（存储器 5） A．512K； B．1M； C．512KB； D．1MB。

字长：是指处理机能同时处理（或运算）的位数，即同时处理多少位（bit）数据，即其数据总线为多少位。 比如Intel Pentium 4处理器字长为32位，它能同时处理32位的数据，也即它的数据总线为32位。

寻址范围(寻址空间，只跟 地址总线宽度 有关)： 一般指的是CPU对于内存寻址的能力。通俗地说，就是能最多用到多少内存的一个问题。 地址总线为N位（N通常都是8的整数倍；也说N根数据总线）的CPU寻址范围是2的N次方字节，即2^N(B)。

单位MB，全称MByte，指字节数量，读作"兆"；单位Mb，全称Mbit，指比特位数，读作"兆比特"。 1MB = 1M * 8b = 8Mb 1M = 1024K 1B = 8b

本题中： 存储容量1MB = 8Mb（Mbit），若按字节寻址，寻址范围就是1MB；若按字寻址，字长16bit，所以8Mb/16bit= 0.5M= 0.51024=512K。*

扩展： 例：假设CPU有20根地址线和32根数据线，按字节寻址，寻址范围是 1M ；按字寻址，寻址范围是 256K 。 解析：20根地址线，按字节寻址，就是2的20次方=1M。按字寻址，考虑到每个字内部有4个字节（32根数据线=32位=4字节），拿2个地址线做字内寻址，所以2的20次方/2的2次方=2的18次方，也就是256K。

寻址范围只和地址线有关系。

14．以下___B___是错误的。（输入输出 4） A．中断服务程序可以是操作系统模块； B．中断向量就是中断服务程序的入口地址； C．中断向量法可以提高识别中断源的速度； D．软件查询法和硬件法都能找到中断服务程序的入口地址。

处理器与外围设备进行通信有两种方式：轮询(效率低下)、中断 早期的微机系统中将由硬件产生的中断标识码（中断源的识别标志，可用来形成相应的中断服务程序的入口地址或存放中断服务程序的首地址）称为中断向量 基本概念： 中断向量：中断的地址的变量； 中断向量表：中断类型号与相应中断源的中断处理程序入口地址之间的连接表； 中断服务程序：发送中断时所执行的中断代码

中断服务程序： 1、在响应中断的时候，内核会执行一个函数－－中断服务程序(interrupt handler)或者叫做中断服务例程(interrupt service routine,ISR)。中断处理程序是设备驱动程序的一部分。 2、中断处理程序与内核其他函数的区别在于：中断处理程序是由内核调用来响应中断的，运行于中断上下文(interrupt context)。 3、中断处理程序应该尽量快的执行，尽可能快地恢复中断代码的执行。

15．浮点数的表示范围和精度取决于___C___ 。 A．阶码的位数和尾数的机器数形式； B．阶码的机器数形式和尾数的位数； C．阶码的位数和尾数的位数； D．阶码的机器数形式和尾数的机器数形式。

16．响应中断请求的条件是___B___。 A．外设提出中断； B．外设工作完成和系统允许时； C．外设工作完成和中断标记触发器为“1”时； D．CPU提出中断。

中断响应的条件： 1、中断源有中断请求 2、此中断源的中断允许位为1 3、CPU开中断（即EA=1）

17．以下叙述中___B___是错误的。 A．取指令操作是控制器固有的功能，不需要在操作码控制下完成； B．所有指令的取指令操作都是相同的； C．在指令长度相同的情况下，所有指令的取指操作都是相同的； D．一条指令包含取指、分析、执行三个阶段。

18．下列叙述中___A___是错误的。 A．采用微程序控制器的处理器称为微处理器； B．在微指令编码中，编码效率最低的是直接编码方式； C．在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短； D．CMAR（微地址寄存器）是控制器中存储地址寄存器。

概念：微操作、微命令、微指令、微地址、微周期 微指令的编码方式：直接编码（直接控制）方式、字段直接编码方式、字段间接编码方式

参考博客：微程序控制器 19．中断向量可提供___C___。 A．被选中设备的地址； B．传送数据的起始地址； C．中断服务程序入口地址； D．主程序的断点地址。

20．在中断周期中，将允许中断触发器置“0”的操作由___A___完成。 A．硬件； B．关中断指令； C．开中断指令； D．软件。

二、填空题（共20分，每空1分） 1．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是 停止CPU访问主存 、 周期挪用 和 DMA和CPU交替访问主存 。

2．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。

3．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2127(1-2－23) ，最小正数为 2－129 ，最大负数为 2－128(-2－1-2－23) ，最小负数为 -2127 。

4．一个总线传输周期包括 申请分配阶段 、 寻址阶段 、 传输阶段 和 结束阶段 四个阶段。

总线传输周期（包括申请阶段、寻址阶段、传输阶段、结束阶段）：一次总线操作所需时间 总线周期：CPU完成一次访问寄存器或者IO接口需要的时间 总线通信方式： ①同步通信： 由统一时标控制数据传送。 ②异步通信： 采用应答方式， 没有公共时钟标准。 ③半同步通信：同步、异步相结合。 主要是解决模块通信速度不同问题。 ④分离式通信：充分挖掘系统总线每个瞬间的潜力， 发挥最大效力。

5．CPU采用同步控制方式时，控制器使用 机器周期 和 节拍 组成的多级时序系统。

6．在组合逻辑控制器中，微操作控制信号由 指令操作码 、 时序 和 状态条件 决定。（区别 微程序控制器）

三、名词解释（共10分，每题2分） 1．机器周期 答：机器周期：基准，存取周期。

2．周期挪用 答：周期挪用：DMA方式中由DMA接口向CPU申请占用总线，占用一个存取周期。

3．双重分组跳跃进位 答：n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。

4．水平型微指令 答：水平型微指令的特点是一次能定义并执行多个并行操作的微命令。从编码方式看，直接编码、字段直接编码、字段间接编码以及直接编码和字段直接和间接混合编码都属水平型微指令。其中直接编码速度最快，字段编码要经过译码，故速度受影响。

5．超标量 答：超标量（Super scalar）技术是指在每个时钟周期内可同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译并执行，在一个时钟周期内需要多个功能部件。

四、计算题（5分）

五、简答题（15分） 1．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备97种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。（5分）

存储字长：存储器中一个存储单元(存储地址)所存储的二进制代码的位数，即存储器中的MDR的位数。存储字长可以是8位、16位、32位等。 指令字长：计算机指令字的位数。

（1）画出一地址指令格式并指出各字段的作用；

指令的分类：

（2）该指令直接寻址的最大范围（十进制表示）； 直接寻址的最大范围为2^6 = 64

（3）一次间址的寻址范围（十进制表示）； 由于存储字长为16位，故一次间址的寻址范围为2^16 = 65536

（4）相对寻址的位移量（十进制表示）。 相对寻址的位移量为 – 32 ~ + 31

2．控制器中常采用哪些控制方式，各有何特点？ 答：控制器常采用同步控制、异步控制和联合控制。 同步控制：即微操作序列由基准时标系统控制，每一个操作出现的时间与基准时标保持一致。 异步控制：不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。 联合控制：是同步控制和异步控制相结合的方式，即大多数微操作在同步时序信号控制下进行，而对那些时间难以确定的微操作，如涉及到 I/O操作，则采用异步控制。

3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L4,L2,L3,L0,L1，写出各中断源的屏蔽字。（5分）

答：设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：

例、某机有四个中断源A、B、C、D,按照中断响应的优先次序由高到低排序为A→B→C→D，现要求中断次序改为A→D→C→B。写出新的屏蔽字。

六、问答题（20分） （1）画出主机框图（要求画到寄存器级）；

ACC: 累加寄存器 ALU: 算术逻辑单元 MQ: 乘商寄存器 IR: 指令寄存器 PC: 程序计数器 MDR: 存储器数据寄存器 MAR: 存储器地址寄存器

CPU——Central Processing Unit，中央处理机(器)，见7题; 　　PC——Program Counter，程序计数器，存放当前欲执行指令的地址，并可自动计数形成下一条指令地址的计数器; 　　IR——Instruction Register， 　　指令寄存器，存放当前正在执行的指令的寄存器; 　　CU——Control Unit，控制单元(部件)，控制器中产生微操作命令序列的部件，为控制器的核心部件; 　　ALU——Arithmetic Logic Unit，算术逻辑运算单元，运算器中完成算术逻辑运算的逻辑部件; 　　ACC——Accumulator，累加器，运算器中运算前存放操作数、运算后存放运算结果的寄存器; 　　MQ——Multiplier-Quotient Register，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。 　　X——此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数; 　　MAR——Memory Address Register，存储器地址寄存器，内存中用来存放欲访问存储单元地址的寄存器; 　　MDR——Memory Data Register，存储器数据缓冲寄存器，主存中用来存放从某单元读出、或写入某存储单元数据的寄存器; 　　I/O——Input/Output equipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送; 　　MIPS——Million Instruction Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位;

（2）若存储器容量为64K×32位，指出图中各寄存器的位数；

解析: 64K=2^6 K=2^6 * 2^10 B=2^16 B

主存容量是256×32位，得2的28次方=256M。故MAR=28，PC=28，MDR=32；又指令字长=存储字长=机器字长，则IR=ACC=MQ=X=32。

（3）写出组合逻辑控制器完成 STA X （X为主存地址）指令发出的全部 微操作命令及节拍安排。 T0 PC→MAR 1→R T1 M(MAR)→MDR (PC)+1→PC T2 MDR→IR OP(IR)→ID

T0 Ad(IR)→MAR 1→W T1 AC→MDR T2 MDR→M(MAR)

（4）若采用微程序控制，还需增加哪些微操作？ 取指 Ad(CMDR)→CMAR OP(IR)→微地址形成部件→CMAR 执行 Ad(CMDR)→CMAR

七、设计题（10分） 设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求： （1）主存地址空间分配：8000H～87FFH为系统程序区；8800H～8BFFH为用户程序区。 （2）合理选用上述存储芯片，说明各选几片？ （3）详细画出存储芯片的片选逻辑。 答：（1）根据主存地址空间分配为： （2分） （2）选出所用芯片类型及数量 2K×8位ROM 1片 （1分） 1K×4位RAM 2片 （1分） （3）CPU与存储芯片的连接图如图所示（6分）

一、选择题（共20分，每题1分） 1．冯·诺伊曼机工作方式的基本特点是___B___。 A．多指令流单数据流； B．按地址访问并顺序执行指令； C．堆栈操作； D．存储器按内容选择地址。

冯诺依曼体系结构的特点： （1）冯诺依曼机的组成: 存储器+运算器+控制器+输入设备+输出设备。 （2）数字计算机的数制采用二进制; （3）计算机应该按照程序顺序执行，即程序事先存放在存储器中，存储器按地址访问，逐条地取出指令来执行。

2．程序控制类指令的功能是___C___。 A．进行主存和CPU之间的数据传送； B．进行CPU和设备之间的数据传送； C．改变程序执行的顺序； D．一定是自动加+1。

程序控制类指令包括 跳转指令，循环指令，子程序指令以及中断指令 ，这些指令可以控制程序的执行顺序。

3．水平型微指令的特点是___A___。 A．一次可以完成多个操作； B．微指令的操作控制字段不进行编码； C．微指令的格式简短； D．微指令的格式较长。

微指令的格式：水平型微指令、垂直型微指令

4．存储字长是指___B___。 A．存放在一个存储单元中的二进制代码组合； B．存放在一个存储单元中的二进制代码位数； C．存储单元的个数； D．机器指令的位数。

机器字长：CPU一次能处理数据的位数，通常与CPU的寄存器位数有关。 存储字长：存储器中一个存储单元(存储地址)所存储的二进制代码的位数，即存储器中的MDR（存储器数据寄存器）的位数。存储字长可以是8位、16位、32位等。 指令字长：计算机指令字的位数。 数据字长：计算机数据存储所占用的位数。

注：冯诺依曼机中，指令和数据同等重要，都存放在存储器中，并可按地址寻访。

通常早期计算机：存储字长 = 指令字长 = 数据字长。故访问一次便可取一条指令或一个数据，随着计算机应用范围的不断扩大，三者可能各不相同，但它们必须是字节的整数倍。

字节（Byte）：字节是计算机中表示存储容量的最常用的基本单位。 存储容量的计量单位有字节B、千字节KB、兆字节MB以及十亿字节GB等。

存储容量：存储容量是指存储器可以容纳的二进制信息量

字（Word）与字长：字是指在计算机中作为一个整体被存取、传送、处理的一组二进制数。一个字的位数（即字长）是计算机系统结构中的一个重要特性。字长是由CPU的类型所决定，不同的计算机系统的字长是不同的，常见的有8位、16位、32位、64位等，字长越长，计算机一次处理的信息位就越多，精度就越高，字长是计算机性能的一个重要指标，目前主流微机正在由32位机向64位机转变。

5．CPU通过___B___启动通道。 A．执行通道命令； B．执行I/O指令； C．发出中断请求； D．程序查询。

CPU通过 执行I/O指令 来启动通道。

6．对有关数据加以分类、统计、分析，这属于计算机在___C___方面的应用。 A．数值计算； B．辅助设计； C．数据处理； D．实时控制。

7．总线中地址线的作用是___C___。 A．只用于选择存储器单元； B．由设备向主机提供地址； C．用于选择指定存储器单元和I/O设备接口电路的地址； D．即传送地址又传送数据。

☆ 系统总线（数据总线、地址总线和控制总线）：指 CPU、主存、I/O 设备各大部件之间的信息传输线。按系统总线传输信息的不同，又分为数据总线、地址总线和控制总线三大类。

☆ 数据总线：用于传输各部件之间的数据信息，它是双向传输总线，其位数称为数据总线宽度，与机器字长、存储字长有关，一般为 8 位、16 位或 32 位。

☆ 地址总线：用于指出数据总线上的源数据或目的数据在主存单元的地址或 I/O设备的地址，也就是说地址总线上的代码用来指明 CPU 欲访问的存储单元或I/O 端口的地址，由 CPU 输出，单向传输。地址总线的位数与存储单元的个数有关，如地址线为 20 根，则对应的存储单元个数为 20个。

☆ 控制总线：用于发出各种控制信号，通常对任一控制线而言，它的传输是单向的，如存储器读/写命令都是由 CPU 发出的，但对控制总线总体而言，又可认为是双向的，如当某设备准备就绪时，便可通过控制总线向 CPU 发送中断请求。常用的控制信号有：时钟、复位、总线请求、总线允许、中断请求、中断响应、主存读/写、I/O 读写和传输响应等。

8．总线的异步通信方式__A____。 A．不采用时钟信号，只采用握手信号； B．既采用时钟信号，又采用握手信号； C．既不采用时钟信号，又不采用握手信号； D．既采用时钟信号，又采用握手信号。

没有公共的时钟标准，不要求所有部件严格的统一操作时间，而是采用应答方式(又称握手方式)，即当主模块发出请求信号时，一直等待从模块反馈回来“响应”信号后，才开始通信。

总线的异步通信方式是不采用时钟信号，只采用握手信号；半同步通信方式是既采用时钟信号，又采用握手信号。

异步通讯中根据 应答信号是否互锁 ，即请求和回答信号的建立和撤消是否互相依赖，异步通讯可分为三种类型：非互锁通讯、半互锁通讯和全互锁通讯。

计算机组成原理-总线部分试题：总线

9．存储周期是指___B___。 A．存储器的写入时间； B．存储器进行连续写操作允许的最短间隔时间； C．存储器进行 连续读或写操作 所允许的最短间隔时间； D．指令执行时间。

存储周期(memory cycle time):连续启动两次 读或写操作 所需间隔的最小时间 体现主存的速度 (纳秒ns)

10．在程序的执行过程中，Cache与主存的地址映射是由___C___。 A．操作系统来管理的； B．程序员调度的； C．由硬件自动完成的； D．用户软件完成。

Cache与主存的三种地址映射方式：全相联映射、直接相联映射、组相联映射

11．以下叙述___C___是正确的。 A．外部设备一旦发出中断请求，便立即得到CPU的响应； B．外部设备一旦发出中断请求，CPU应立即响应； C．中断方式一般用于处理随机出现的服务请求； D．程序查询用于键盘中断。

12．加法器采用先行进位的目的是___C___ 。 A．优化加法器的结构； B．节省器材； C．加速传递进位信号； D．增强加法器结构。

13．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量） ； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址（位移量）； D．寄存器内容加上形式地址。

14．指令寄存器的位数取决于___B___。 A．存储器的容量； B．指令字长； C．机器字长； D．存储字长。

指令寄存器【IR】是CPU中的关键寄存器，其内容为正在执行的指令，显然其位数取决于指令字长。 指令字长：计算机指令字的位数。

15．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于___A___。 A．同步控制； B．异步控制； C．联合控制； D．人工控制。

16．下列叙述中___B___是正确的。 A．控制器产生的所有控制信号称为微指令； （控制信号=微命令） B．微程序控制器比硬连线控制器更加灵活； C．微处理器的程序称为微程序； D．指令就是微指令。

17．CPU中的译码器主要用于___B___ 。 A．地址译码； B．指令译码； C．选择多路数据至ALU； D．数据译码。

18．直接寻址的无条件转移指令功能是将指令中的地址码送入___A___。 A．PC； B．地址寄存器； C．累加器； D．ALU。

程序计数器【PC】：存放下一条要执行的指令的地址 地址寄存器【MAR】：存放所要访问的主存单元的地址

19．DMA方式的接口电路中有程序中断部件，其作用是___C___。 A．实现数据传送； B．向CPU提出总线使用权； C．向CPU提出传输结束； D．发中断请求。

20．下列器件中存取速度最快的是 （ C ） 。 A．Cache； B．主存； C．寄存器； D．辅存。

存储速度从快到慢排列：CPU内部寄存器＞计算机的高速缓存cache＞计算机的主存＞大容量磁盘

二、填空题（共20分，每题1分） 1．完成一条指令一般分为 取指 周期和 执行 周期，前者完成 取指与分析指令 操作，后者完成 执行指令 操作。

2.设指令字长等于存储字长，均为24位，若某指令系统可完成108种操作，操作码长度固定，且具有直接、间接（一次间址）、变址、基址、相对、立即等寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占 7 位，寻址特征位占 3 位，可直接寻址的范围是 214 ，一次间址的范围是 224 。

4.微指令格式可分为 水平 型和 垂直 型两类，其中 垂直 型微指令用较长的微程序结构换取较短的微指令结构。

微指令编码方式：直接编码方式（速度最快）、字段直接编码方式、字段间接编码方式

5.在写操作时，对Cache与主存单元同时修改的方法称作 写直达法 ，若每次只暂时写入Cache，直到替换时才写入主存的方法称作 写回法 。

cache的三种写操作工作方式： （1）写回法（write–back）：当CPU对cache写命中时，只修改cache的内容不立即写入主存，只当此行被换出时才写回主存。 （2）写直达法（write–through）：又称全写法，写透。是当cache写命中时，cache与主存同时发生写修改。 （3）写一次法（write–once）：写一次法是一种基于写回法又结合了写直达法的写策略，即写命中和写未命中的处理与写回法基本相同，只是第一次写命中时要同时写入主存。

6.I/O与主机交换信息的方式中， 程序查询方式 和 中断方式 都需通过程序实现数据传送，其中 程序查询方式 体现CPU与设备是串行工作的。

I/O设备与主机信息传送的控制方式： （1）程序查询方式：CPU（主机）与I/O串行工作 （2）程序中断方式：CPU与设备（I/O）并行工作，传送与主程序串行工作 （3）DMA方式：CPU与设备并行工作，传送与主程序并行工作 （主存和I/O之间有一条直接数据通路）

7.在小数定点机中，采用1位符号位，若寄存器内容为10000000，当它分别表示为原码、补码和反码时，其对应的真值分别为 -0 、 -1 和 -127/128 （均用十进制表示）。

三、名词解释（共10分，每题2分） 1．时钟周期 2．向量地址 3．系统总线 4．机器指令 5．超流水线

答： 1．时钟周期 答：时钟周期：节拍，时钟频率的倒数，机器基本操作的最小单位。 2．向量地址 答：向量地址：中断方式中由硬件产生向量地址，可由向量地址找到入口地址。 3．系统总线 答：系统总线是指CPU（控制器和运算器）、主存（存储器）、I/O（通过I/O接口）各大部件之间的信息传输线。按传输信息的不同，又分数据总线、地址总线和控制总线。 4．机器指令 答：机器指令由0、1代码组成，能被机器直接识别。机器指令可由有序微指令组成的微程序来解释，微指令也是由0、1代码组成，也能被机器直接识别。 5．超流水线 答：超流水线（Super pipe lining）技术是将一些流水线寄存器插入到流水线段中，好比将流水线再分道，提高了原来流水线的速度，在一个时钟周期内一个功能部件被使用多次。 流水线性能指标：吞吐率【TP】、加速比、效率的计算公式

四、计算题（5分） 设机器数字长为8位（含一位符号位在内），若A = +15，B = +24，求 [A-B]补并还原成真值。

1）原码表示法 由符号位直接跟数值位构成，正数和负数的编码表示仅符号位不同，数值部分完全相同。 【正数符号位取0，负数符号位取1】 2）补码表示法 ①概念：正数的补码是它本身；负数的补码等于模与该负数绝对值之差。 ②求补码方法：对于正数，符号位取 0，其余同真值中相应各位；对于负数，符号位取 1，其余各位由真值“各位取反，末位加 1”得到。 ③反过来由补码求真值的简便方法为：若符号位为 0，则真值的符号为正，其数值部分不变；若符 号位为 1，则真值的符号为负，其数值部分的各位由补码“各位取反，末位加 1”所得到。

五、简答题（共15分） 1．指出零的表示是唯一形式的机器数，并写出其二进制代码（机器数字长自定）。（2分） 答：补码 0.0000000 移码 1.0000000

2.除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O系统各自可采用什么方法提高机器速度，各举一例简要说明。（4分） 答：存储器：采用多体交叉存储器 运算器：采用快速进位链 控制器：采用指令流水 I/O系统：采用DMA方式 （I/O系统与主机信息交换方式）

3.总线通信控制有几种方式，简要说明各自的特点。（4分） 答：同步通信：通信双方由统一时标控制数据传送 （区别于：控制器的控制方式） 异步通信：采用应答方式通信（握手信号） 半同步通信：统一时钟，可插入等待信号 分离式通信：都是主设备，充分发挥总线的有效占用

总线的异步通信方式是不采用时钟信号，只采用握手信号；半同步通信方式是既采用时钟信号，又采用握手信号。

4.以I/O设备的中断处理过程为例，说明一次程序中断的全过程。（5分） 答：一次程序中断大致可分为五个阶段： 中断请求 中断判优 中断响应 中断服务 中断返回

六、问答题（共20分） 1．已知带返转指令的含义如下图所示，写出机器在完成带返转指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。如果采用微程序控制，需增加哪些 微操作命令？（8分） 答： 取指阶段 所需的全部微操作命令及节拍安排： T0 PC→MAR，1→R （1分） T1 M(MAR) →MDR，(PC) + 1→PC（1分） T2 MDR→IR，OP(IR) →ID （1分）

由图可见，带返转指令执行阶段需完成将返回地址M+1，存入指令的地址码字段K所指示的存储单元中，从K+1号单元开始才是子程序的真正内容，故执行阶段的微操作命令及节拍安排为： T0 Ad(IR) →MAR，1→W （1分） T1 PC→MDR （1分） T2 MDR→M(MAR)，Ad(IR) + 1→PC （1分）

如果采用微程序控制，需增加给出下条微指令地址的命令，即 Ad(CMDR) →CMAR （1分） OP(IR) →微地址形成部件→CMAR （1分）

2．（6分）一条双字长的取数指令（LDA）存于存储器的100和101单元，其中第一个字为操作码和寻址特征M，第二个字为形式地址。假设PC当前值为100，变址寄存器XR的内容为100，基址寄存器的内容为200，存储器各单元的内容如下图所示。写出在下列寻址方式中，取数指令执行结束后，累加器AC的内容。

3．（6分）设某机有四个中断源A、B、C、D，其硬件排队优先次序为A > B > C > D，现要求将中断处理次序改为D > A > C > B。 （1）写出每个中断源对应的屏蔽字。 答：在中断处理次序改为D > A > C > B后，每个中断源新的屏蔽字如表所示：

（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。

答：CPU执行程序的轨迹如图所示：

七、设计题（10分） 设CPU共有16根地址线，8根数据线，并用（低电平有效）作访存控制信号，作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片： ROM（2K8位，4K4位，8K8位）， RAM（1K4位，2K8位，4K8位） 及74138译码器和其他门电路（门电路自定）。 试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求： （1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。

答：（1）二进制地址 （2）需要2片4K×4位ROM 3片4K×8位RAM （3）存储芯片的片选逻辑（6分）

1．直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是___C___。 A．直接、立即、间接； B．直接、间接、立即； C．立即、直接、间接； D．立即、间接、直接。

立即寻址就是指令当中自带数据，直接读取，最快; 直接寻址就是指令中存放的是地址，直接解析这个地址； 间接寻址就只指令中存放的是地址的地址，或者是存放地址的寄存器，最慢。

2.电子计算机的算术／逻辑单元、控制单元及存储器合称为（C）。 A．CPU（运算器和控制器） B．ALU (ALU是运算器） C．主机 D．UP

3.当定点运算发生溢出时，应___C___ 。 A．向左规格化； B．向右规格化； C．发出出错信息； D．舍入处理。

4.直接寻址的无条件转移指令功能是将指令中的地址码送入___A___。 A．PC； （存放下一条要执行的指令的地址） B．地址寄存器；（存放所要访问的主存单元的地址） C．累加器； （存放ALU运算的结果） D．ALU。

指令寄存器【IR】：存放当前正在执行的那条指令 指令译码器：仅对操作码字段进行译码

5．一个16K×32位的存储器，其地址线和数据线的总和是___B___。 （ 16K=2^14 14+32=46） A．48； B．46； C．36； D．32。

6．某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是___A___。（存储器 5） A．512K； B．1M； C．512KB； D．1MB

按字节编址，它的寻址范围 1M。

7．浮点数的表示范围和精度取决于___C___ 。 A．阶码的位数和尾数的机器数形式； B．阶码的机器数形式和尾数的位数； C．阶码的位数和尾数的位数； D．阶码的机器数形式和尾数的机器数形式。

符号位、阶码、尾数

8．在中断周期中，将允许中断触发器置“0”的操作由___A___完成。 A．硬件； B．关中断指令； C．开中断指令； D．软件。

9 . 存放欲执行指令的寄存器是___D___。 （PC存放当前预执行指令的地址，具有计数功能（PC）+1–>PC，IR存放当前欲执行的指令）

A．MAR；（存储器地址寄存器反映存储单元的个数） B．PC； （取指令） C．MDR； （存储器数据寄存器反映存储字长） D．IR。（分析指令）

10．采用变址寻址可扩大寻址范围，且___C___。 A．变址寄存器内容由用户确定，在程序执行过程中不可变； B．变址寄存器内容由操作系统确定，在程序执行过程中可变； （316页） C．变址寄存器内容由用户确定，在程序执行过程中可变； D．变址寄存器内容由操作系统确定，在程序执行过程不中可变；

变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 基地址 ， 指令提供 偏移量 ； 而在变址寻址中，变址寄存器提供 偏移量 ，指令提供 基地址 。

11．计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用___C___控制方式。 A．延长机器周期内节拍数的； B．异步； C．中央与局部控制相结合的； D．同步；

12．微程序放在____B__中。 A．存储器控制器； B．控制存储器； C．主存储器； D．Cache。

微程序放在控制存储器中。

微操作控制信号 由组合逻辑电路根据当前的指令码【IR】、状态【PSW】和时序，即时产生。 数据通路的组成：操作元件（组合逻辑电路）、存储元件（时序逻辑电路）

指令执行方案： ①单指令周期（对所有指令都选用相同的执行时间来执行，指令之间串行执行） ②多指令周期（对不同类型的指令采用不同的执行步骤来执行，指令之间串行执行） ③流水线方案（指令之间并行执行）

13．在CPU的寄存器中，___B___对用户是完全透明的。 A．程序计数器； B．指令寄存器； （用户不可见） C．状态寄存器；（PSW） D．通用寄存器。

14．运算器由许多部件组成，其核心部分是___B___。 A．数据总线； B．算术逻辑运算单元； （ALU） C．累加寄存器； D．多路开关。

15．三种集中式总线控制中，___A___方式对电路故障最敏感。 A．链式查询； B．计数器定时查询； C．独立请求； D．以上都不对。

总线判优控制 可分 集中式 和 分布式 两种，常见的集中控制优先权仲裁方式有三种：链式查询方式、计数器定时查询、独立请求方式 。

16．一条指令中包含的信息有（C） 。 A．操作码、控制码； B．操作码、向量地址； C．操作码、地址码。 D．控制码、向量地址；

指令译码器：只对操作码字段进行译码

17．在各种异步通信方式中，___C___速度最快。 A．全互锁； B．半互锁； C．不互锁。 D．以上都不是.

总线的异步通信方式：它没有公共的时钟标准，不要求所有部件严格的统一操作时间，而是采用应答方式(又称握手方式)，即当主模块发出请求信号时，一直等待从模块反馈回来“响应”信号后，才开始通信。

18．一个512KB的存储器，其地址线和数据线的总和是___C___。 A．17； B．19； C．27； D．32

19．设寄存器内容为80H，若它对应的真值是 – 127，则该机器数是 （ C ）。 A．原码； B．补码； C．反码； D．移码。

20．下列叙述中 （ C ）是正确的。

（常用的设备和cpu之间数据传送控制方式有4种，它们是程序直接控制方式、中断方式、DMA方式和通道方式。DMA方式和通道方式采用了外设和内存直接交换数据的方式。只有在一段数据传输结束时，这两种方式才发出中断信号要求cpu做善后处理，从而大大减少了cpu的工作负担。DMA方式与通道控制方式的区别是，DMA方式要求cpu执行设备驱动程序起动设备，给出存放数据的内存始址以及操作方式和传送字节长度等；而通道控制方式则是在cpu发出I/O启动命令之后，有通道指令采完成这些工作。）

A．程序中断方式中有中断请求，DMA方式中没有中断请求； B．程序中断方式和DMA方式中实现数据传送都需中断请求； C．程序中断方式和DMA方式中都有中断请求，但目的不同； D．DMA要等到指令周期结束时才进行周期窃取。

21．设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是 （ B ）。 A．224； B．223； C．222； D．221。

22．在浮点机中，判断补码规格化形式的原则是___C___。 A．尾数的第一数位为1，数符任意； B．尾数的符号位与第一数位相同； C．尾数的符号位与第一数位不同； D．阶符与数符不同。

23．I/O与主机交换信息的方式中，DMA方式的特点是___C___。

（程序中断方式cpu和I/O并行工作，没有踏步等待现象，中断现行程序； DMA方式cpu和I/O并行工作，主存和DMA接口之间有一条直接数据通道，因此主存和设备交换信息是不通过cpu，不需要cpu暂停）

A．CPU与设备串行工作，传送与主程序串行工作； B．CPU与设备并行工作，传送与主程序串行工作； C．CPU与设备并行工作，传送与主程序并行工作； D．CPU与设备串行工作，传送与主程序并行工作。

24．若9BH表示移码（含1位符号位）．其对应的十进制数是___A___。

（98H是用十六进制表示的，它的二进制表示为10011011移码是符号位取反的补码，则补码为00011011，正数的补码与原码相同，则原码为00011011表示为十进制为27故答案为A）

A．27； B．-27； C．-101； D．101。

原码、反码、补码：

移码：

25．CPU采用同步控制方式时，控制器使用. 机器周期 和 节拍 组成的多极时序系统。

26．在组合逻辑控制器中，微操作控制信号由 指令操作码 、时序 和 状态条件 决定。

27．在写操作时，对Cache与主存单元同时修改的方法称作 写直达法 ，若每次只暂时写入Cache，直到替换时才写入主存的方法称作 写回法 。

28．I/O的编址方式可分为 不统一编址 和 统一编址 两大类，前者需有独立的I/O指令，后者可通过 访存 指令和设备交换信息。

29．变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 基地址 ， 指令提供 偏移量 ； 而在变址寻址中，变址寄存器提供 偏移量 ，指令提供 基地址 。

30．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是

停止cpu访问主存、周期挪用 和 DMA与cpu交替访问。

31.目前 并行进位链 有 单重分组 、双重分组 。

32.影响 流水线性能 的三种相关分别是 数据相关 ， 结构相关 和 控制相关。

33.在 总线的异步通信方式 中，通信的双方可以通过 不互锁 、 半互锁 和 全互锁 三种类型联络。

34.“BS：总线忙”信号的建立者是__C_。 A. CPU B.总线控制器 C.获得总线控制权的设备 D. 发起总线请求的设备

BS: 总线忙信号,表示总线正在被某一主模块占用，该信号由获得总线控制权的设备发出。

35.总线判优控制 可分 集中式 和 分布式 两种，常见的集中控制优先权仲裁方式有三种：链式查询方式、计数器定时查询、独立请求方式 。

36.总线特性包括 电气特性、机械特性 。

37.计算机系统的五大部件之间两种互联方式为 总线连接和分散连接 。

38.多总线结构 可以解决 CPU、主存和I/O设备 之间传输速率的不匹配问题。

39.下列不属于片内总线连接的是__A_。 A. CPU与内存间 B. 寄存器与寄存器间 C. CPU芯片内部 D. 寄存器与算逻单元之间